完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
电子发烧友论坛扫一扫,分享给好友
|
我使用xc7z010来实现lvds。
1.据我所知,IDELAYE2和ibufds应自动在同一区域,但如图所示,ibufds位于bank34中,idelaye2位于bank35中。 2.当我使用以下方法约束IDELAYE2实例时: set_property LOC IDELAY_X0Y48 [get_cells system_i / adc_8lvds_0 / inst / lvds0 / lvds_delay] 我收到了警告,因为我同时限制了LVDS引脚和IDELAYE2; 3.附件是dcp, 请帮助,谢谢 system_wrapper_routed.dcp 2935 KB |
|
相关推荐
1个回答
|
|
|
可能最好使用IODELAY_GROUP约束将IDELAY与IO Bank相关联。
将IDELAYCTRL和IDELAY放在同一组中,将IDELAYCTRL定位到银行,并且应正确放置IDELAY。 -------------------------------------------------- -----------------------不要忘记回答,kudo,并接受为解决方案.------------- -------------------------------------------------- ---------- |
|
|
|
|
只有小组成员才能发言,加入小组>>
3142 浏览 7 评论
3436 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2897 浏览 9 评论
4097 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
3082 浏览 15 评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
1359浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
1197浏览 1评论
/9
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2025-12-12 21:00 , Processed in 0.871591 second(s), Total 74, Slave 57 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191

淘帖
2950
