张奥的回答_电子工程师 - 电子技术论坛 - 广受欢迎的专业电子论坛!

张奥

经验：积分：126

查看完整档案 >>

+关注发私信

他的提问 45 他的回答 407 去回答

回答了问题 2020-8-6 07:44

放置错误[放置30-110]的解决办法？

htxk

@ shashank0694 你看到LVCMOS15有什么错误吗？ -------------------------------------------------- -------------------------------------------请在发布前进行谷歌搜索，您可能会找到相关信息。请留下帖子 - ...
回答了问题 2020-8-6 07:27

放置错误[放置30-110]的解决办法？

htxk

@ shashank0694 请检查UG571“在同一组中组合I / O标准的规则”并相应地更改IO标准 LVCMOS15可能有效。希望这可以帮助 -Vanitha -------------------------------------------------- --------------------------- ...
回答了问题 2020-8-6 07:20

放置错误[放置30-110]的解决办法？

htxk

@ shashank0694 请检查UG571“在同一组中组合I / O标准的规则”并相应地更改IO标准 LVCMOS15可能有效。希望这可以帮助 -Vanitha -------------------------------------------------- --------------------------- ...
回答了问题 2020-8-5 14:21

是否可以在16个GTX端口之间使用不同的速率？

hgimtk

@ mkachalov1 您可以使用多个IP以不同的速率运行不同的GTX端口。由于知识产权的即时性是不同的，我不应该有任何问题。有关时钟共享的更多详细信息，请查看PG007的“共享逻辑”和“资源共享”部分。希望这可以帮助 ...
回答了问题 2020-8-5 14:02

如何解决电路板中的DDR3校准问题？

di579595

@sikkandar 如果是KC705程序位文件从下面链接读取下载文件夹并检查校准是否通过以排除任何板级问题 https://secure.xilinx.com/webreg/clickthrough.do?cid=370268&license=RefDesLicense&filename=rdf0186-kc70 ...
回答了问题 2020-8-5 11:24

求XC7K325T-FFG676（Kintex-7）的文档？

youxi8745

@sourajitjash 你可以参考下面的UG来了解XC7K325T-FFG676＆amp; FFG900的银行组织等 http://www.xilinx.com/support/documentation/user_guides/ug475_7Series_Pkg_Pinout.pdf 如果要将引脚输出，请参阅“ASCII引脚 ...
回答了问题 2020-8-4 11:25

如何使用MIG？

h1654155957.9913

@rowesca AXI和DMA很少，我建议从正常的UI开始。 -------------------------------------------------- -------------------------------------------请在发布前进行谷歌搜索，您可能会找到相关信息。请留下帖子 - ...
回答了问题 2020-7-31 06:35

如何通过vivado v14.3生成DDR3控制器？

wenlonghbo

@ 1181992 Thsi是MIG IP限制，双列DIMM仅支持1333 Mbps。如果您希望拥有更高的频率，则可能需要使用单列DIMM 详情请见下文Ar http://www.xilinx.com/support/answers/59167.html 希望这可以帮助 -Vanitha --------- ...
回答了问题 2020-7-31 06:24

如何通过vivado v14.3生成DDR3控制器？

wenlonghbo

@ 1181992 Thsi是MIG IP限制，双列DIMM仅支持1333 Mbps。如果您希望拥有更高的频率，则可能需要使用单列DIMM 详情请见下文Ar http://www.xilinx.com/support/answers/59167.html 希望这可以帮助 -Vanitha --------- ...
回答了问题 2020-7-30 15:10

如何实现协调器串口收到数据，AF发送，终端收到AF消息后，串口发送？

bungalow

帮顶
回答了问题 2020-7-30 11:06

请问PartGen命令在哪里？

ftdtwerwd

嗨， 1.尝试打开合成或实现的设计，然后键入命令有关这些命令的详细信息，请查看下面的UG http://www.xilinx.com/support/documentation/sw_manuals/xilinx2014_4/ug835-vivado-tcl-commands.pdf 2.包装延误应包括 ...
回答了问题 2020-7-30 10:57

请问PartGen命令在哪里？

ftdtwerwd

嗨， 1.尝试打开合成或实现的设计，然后键入命令有关这些命令的详细信息，请查看下面的UG http://www.xilinx.com/support/documentation/sw_manuals/xilinx2014_4/ug835-vivado-tcl-commands.pdf 2.包装延误应包括 ...
回答了问题 2020-7-30 06:46

没有参数SAMPLES和OCAL_SIMPLE_SCAN_SAMPS怎么办？

cmh11

嗨，校准时间已从早期的MIG版本增加，因此AR-63463仅适用于最新的MIG（2.3）版本。 http://www.xilinx.com/support/answers/63463.html 我不认为旧的核心中会存在相同的RTL线路，如果使用2.1核心校准时间，则无法进 ...
回答了问题 2020-7-28 11:02

Virtex-7 FPGA中的VRP和VRN如何连接？

chm10

嗨， FPGA在几乎所有存储体中都有DQS引脚，但只有在将DQ / DQS连接到存储器DQ / DQS时才需要连接VRP和VRN。因此，只有BPI闪存且没有DDR3的银行不需要VRP和VRN引脚。请通过Xilinx DCI部分UG471获取完整的数据希望 ...
回答了问题 2020-7-28 10:47

Virtex-7 FPGA中的VRP和VRN如何连接？

chm10

嗨，使用DST IO标准的银行（如SSTL_DCI，HSTL_DCI）需要VRP和VRN。同样在MIG VRP和VRN需要具有DQ引脚的存储区或选择为主存储区的存储区其他银行不需要VRP和VRN终端电阻 ---------------------------------------- ...

上一页 1 2 345 6 7 8 9 10 ... 28 / 28 页下一页

ta 的专栏

关注

粉丝

搜索历史

站长推荐 /6