完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
嗨，
我在VRP上连接了终端电阻，在DRR3内存部分库中连接了VRN引脚。 但是，我没有在I / O bank（DDR3 bank除外）的VRP / VRN引脚上连接终端电阻。 它是正确的还是我需要在VRP / VRN引脚中连接外部终端电阻？ 问候， Magalingam 
0
|
|
相关推荐
4个回答
|
|
|
嗨，
FPGA在几乎所有存储体中都有DQS引脚，但只有在将DQ / DQS连接到存储器DQ / DQS时才需要连接VRP和VRN。 因此，只有BPI闪存且没有DDR3的银行不需要VRP和VRN引脚。 请通过Xilinx DCI部分UG471获取完整的数据 希望这可以帮助 问候， Vanitha -------------------------------------------------- -------------------------------------------请在发布前进行谷歌搜索， 您可能会找到相关信息。请留下帖子 - “接受为解决方案”，如果提供的信息有用且回复，请给予赞誉 在原帖中查看解决方案 |
|
|
|
|
|
嗨，
使用DST IO标准的银行（如SSTL_DCI，HSTL_DCI）需要VRP和VRN。 同样在MIG VRP和VRN需要具有DQ引脚的存储区或选择为主存储区的存储区 其他银行不需要VRP和VRN终端电阻 -------------------------------------------------- -------------------------------------------请在发布前进行谷歌搜索， 您可能会找到相关信息。请留下帖子 - “接受为解决方案”，如果提供的信息有用且回复，请给予赞誉 |
|
|
|
|
|
嗨，
感谢您的回复。 我已经在Bank 14＆amp; Bank中连接了BPI闪存。 15.我需要在Bank 14和Bank 14中连接VRP / VRN终端电阻吗？ 15？ DQ意味着，FPGA库中的DQS（P / N）对吗？ （例如：IO_L21P_T3_DQS_14，IO_L3N_T0_DQS_EMCCLK_14） 注意：我们使用的是LVCMOS18 I / O标准 Magalingam |
|
|
|
|
|
嗨，
FPGA在几乎所有存储体中都有DQS引脚，但只有在将DQ / DQS连接到存储器DQ / DQS时才需要连接VRP和VRN。 因此，只有BPI闪存且没有DDR3的银行不需要VRP和VRN引脚。 请通过Xilinx DCI部分UG471获取完整的数据 希望这可以帮助 问候， Vanitha -------------------------------------------------- -------------------------------------------请在发布前进行谷歌搜索， 您可能会找到相关信息。请留下帖子 - “接受为解决方案”，如果提供的信息有用且回复，请给予赞誉 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2429 浏览 7 评论
2830 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2298 浏览 9 评论
3378 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2468 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1288浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
592浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
455浏览 1评论
2010浏览 0评论
736浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
6704
评论
淘帖
652
