完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
嗨，
我附上了AR＃63463的链接：http：//www.xilinx.com/support/answers/63463.html。 我正在使用MIG v2.1。 在他提供手动解决方案的解决方案中，他显示了MIG v2.3的更改 1.打开'user_design / rtl / phy / mig_7series_v2_3_ddr_calib_top.v'模块。 减少OCAL样本计数，如下所示。 localparam SAMPLES =（SIM_CAL_OPtiON ==“NONE”）？ 512：4; //原始值2048localparam OCAL_SIMPLE_SCAN_SAMPS =（SIM_CAL_OPTION ==“NONE”）？ 512：1; //原始值2048 在MIG v2.1中，在mig_7series_v2_1_ddr_calib_top.v模块中，没有参数SAMPLES和OCAL_SIMPLE_SCAN_SAMPS。 我该怎么办 ？ 在MIG v2.3中，在mig_7series_v2_3_ddr_calib_top.v模块中，他实例化具有上述参数的模块文件“mig_7series_v2_3_ddr_phy_oclkdelay_cal”。 
0
|
|
相关推荐
3个回答
|
|
|
嗨，
是的，似乎是这样。 所以，我将我的vivado从2014.2升级到2014.4。然后我应用了AR＃63463中提到的变化。 在2014.2，我有MIGv2.1，校准时间是60 us。 现在在2014.4，我得到70美元。（没有更改任何IP核心文件）。更改核心文件后，样本数量从2048减少到512，我预计它会快2倍或4倍，但没有 变化。它仍在相同的70 us校准。 谢谢， 在原帖中查看解决方案 |
|
|
|
|
|
嗨，
校准时间已从早期的MIG版本增加，因此AR-63463仅适用于最新的MIG（2.3）版本。 http://www.xilinx.com/support/answers/63463.html 我不认为旧的核心中会存在相同的RTL线路，如果使用2.1核心校准时间，则无法进一步降低。 希望这可以帮助 -Vanitha -------------------------------------------------- -------------------------------------------请在发布前进行谷歌搜索， 您可能会找到相关信息。请留下帖子 - “接受为解决方案”，如果提供的信息有用且回复，请给予赞誉 |
|
|
|
|
|
嗨，
是的，似乎是这样。 所以，我将我的vivado从2014.2升级到2014.4。然后我应用了AR＃63463中提到的变化。 在2014.2，我有MIGv2.1，校准时间是60 us。 现在在2014.4，我得到70美元。（没有更改任何IP核心文件）。更改核心文件后，样本数量从2048减少到512，我预计它会快2倍或4倍，但没有 变化。它仍在相同的70 us校准。 谢谢， |
|
|
|
|
只有小组成员才能发言，加入小组>>
2387 浏览 7 评论
2802 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2269 浏览 9 评论
3337 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2437 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
765浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
549浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
378浏览 1评论
1972浏览 0评论
689浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
750
评论
淘帖
2362
