完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
我打算使用DDR内存，我有艺术板，但我对如何开始有点困惑，因为它是很多信息。
我使用普通的分布式和块式ram完成了一些小项目，但现在我使用的是外部存储器，它变得有点复杂。 小小的总结：我得到数据，做一些处理，拿走我需要的东西，抛弃什么不是。 比我想在sdram缓冲这个。 一旦第一个数据包被缓冲，下一个数据包就会进入，并且应该发送之前的数据包。 这可能吗？ 或者只能在当时读写。 任何人都可以指出一些材料来学习如何使用MIG？ 我阅读了手册，但仍然有点困惑如何使用它来做到这一点。 通过写一些地址并阅读一些地址并在地址上放置与地址相对应的指示灯来计划做一些较小的事情。 
0
|
|
相关推荐
2个回答
|
|
|
|
|
|
|
|
|
@rowesca
AXI和DMA很少，我建议从正常的UI开始。 -------------------------------------------------- -------------------------------------------请在发布前进行谷歌搜索， 您可能会找到相关信息。请留下帖子 - “接受为解决方案”，如果提供的信息有用且回复，请给予赞誉 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2380 浏览 7 评论
2797 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2262 浏览 9 评论
3335 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2428 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
755浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
543浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
364浏览 1评论
1960浏览 0评论
681浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
822
评论
淘帖
4449
