发 帖  
  • 回答了问题 2020-6-17 07:42

    用NRF24L01传输图像太慢了的解决办法?

    那就蓝牙或是WIFI了,你怎么想到用NRF24L01来传输图像的,这个肯定慢的啊,用来做遥控器还行
  • 回答了问题 2020-5-27 10:33

    在vivdao工具中,尝试将硬件导出到SDK时,显示错误是怎么回事

    嗨, 检查您的权限。 列出您已经完成的步骤,以便我们相应地为您提供帮助。 谢谢,Anusheel ----------------------------------------------- - - - - - - - - - - - - - - - - - - - - - - - - 搜索 在发布查询之 ...
  • 回答了问题 2020-4-16 09:44

    未连接的内部寄存器怎么找

    @sushmahuddar 看起来像修剪问题,而不是拼接网表我建议看看RTL,看看为什么工具修剪这些寄存器。 查看设计是否具有有效连接,还使用精心设计来调试此问题。 谢谢,Anusheel -------------------------------------- ...
  • 回答了问题 2020-4-16 08:03

    位文件转储后合成设计更改

    @musthafavakeri 确保您没有在这些信号上使用DONT_TOUCH属性。 谢谢,Anusheel ----------------------------------------------- - - - - - - - - - - - - - - - - - - - - - - - - 搜索 在论坛上发布查询之前,与 ...
  • 回答了问题 2020-4-15 09:23

    路由冲突

    @xilinxhelpneeded 你能在FPGA编辑器中打开设计并检查网络及其连接以验证错误吗? 谢谢,Anusheel ----------------------------------------------- - - - - - - - - - - - - - - - - - - - - - - - - 搜索 在论坛 ...
  • 回答了问题 2020-4-13 09:29

    可以以阵列格式合成的输入输出端口吗?

    @anusheel确实2539对应于错误代码。 实际上我使用系统verilog文件进行综合,我没有收到此错误。 我也没有得到任何关于此的警告,并且比特流已成功生成。实际上我想在硬件上测试设计。 我应该只使用verilog文件。 除 ...
  • 回答了问题 2020-4-13 09:03

    可以以阵列格式合成的输入输出端口吗?

    任何人都可以告诉它是否可以在vivado 2013.3中合成 问候Raju。
  • 回答了问题 2020-4-10 10:20

    调试探针错误

    @ gus50310 我们有关于此问题的答复记录,请参阅以下链接: http://www.xilinx.com/support/answers/60856.html 谢谢,Anusheel ----------------------------------------------- - - - - - - - - - - - - - - - - ...
  • 回答了问题 2020-4-10 10:13

    调试探针错误

    @ gus50310 我们有关于此问题的答复记录,请参阅以下链接: http://www.xilinx.com/support/answers/60856.html 谢谢,Anusheel ----------------------------------------------- - - - - - - - - - - - - - - - - ...
  • 回答了问题 2020-4-10 08:31

    原理图结果的差异

    巴拉特,谢谢你的回复。 确实有一些警告表明某些信号没有驱动程序。 问候, 贾森
  • 回答了问题 2020-4-9 06:45

    请问,[syn 8-4169]在库'proc_common_v4_0'[ipif_pk.vhd 616]中找不到使用子句包'proc_common_pk'中的错误

    @ tso2 转到“源”窗口下的“库”选项卡,检查proc_common_v4_0库或在此处共享快照。 谢谢,Anusheel ----------------------------------------------- - - - - - - - - - - - - - - - - - - - - - - - - 搜索 在 ...
  • 回答了问题 2020-4-7 15:02

    Vivado webpack vhdl仿真波形未显示

    @ hueychian83 你能告诉我们你的测试平台吗? 此外,尝试在没有测试台的情况下模拟设计,并让我们知道结果。 谢谢,Anusheel ----------------------------------------------- - - - - - - - - - - - - - - - - - ...
  • 回答了问题 2020-4-6 12:32

    无法使用新的ISE版本加载旧项目

    @ inst3a 你能在任何文本编辑器中打开project_name.xise文件并检查ISE版本吗? 谢谢,Anusheel ----------------------------------------------- - - - - - - - - - - - - - - - - - - - - - - - - 搜索 在论坛上 ...
  • 回答了问题 2020-4-3 09:48

    VIVADO 2014.4无法重新生成系统版许可证

    @vimalk WebPack不支持VLA(Vivado逻辑分析器): http://www.xilinx.com/products/design-tools/vivado/vivado-webpack.html 关于错误: 共享生成的request.xml文件和Xilinx_license.xml文件。 谢谢,Anusheel ---- ...
  • 回答了问题 2020-4-2 10:24

    vivado成功合成应该采取什么样的时间?

    @riwa 工具的运行时间取决于作为输入提供的RTL,如果逻辑复杂,则工具可能具有高运行时间。 你的设计有多大? 检查设计是否有大的if-else链或for循环。 你能尝试从子模块到顶层模块的合成(通过将子模块设置为“顶层 ...
ta 的专栏
关闭

站长推荐 上一条 /7 下一条

返回顶部