完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛
5017
|
嗨，大家好，
我遇到的问题如下： 我在vivaldo webpack中运行vhdl模拟。 当运行模拟对话框弹出时，仿真似乎已启动并运行。 但是，运行模拟会显示当前时间：0fs并且不显示波形。 感谢帮助。 谢谢 
0
|
|
相关推荐
2个回答
|
|
|
@ hueychian83
你能告诉我们你的测试平台吗？ 此外，尝试在没有测试台的情况下模拟设计，并让我们知道结果。 谢谢，Anusheel ----------------------------------------------- - - - - - - - - - - - - - - - - - - - - - - - - 搜索 在论坛上发布查询之前，与您的设备和工具相关的文档/答案记录。搜索相关论坛并确保您的查询不会重复。请将帖子标记为“接受为解决方案”，以防它有助于解决您的查询。帮助 回答 - >给予Kudos --------------------------------------------- -------------------------------------------------- |
|
|
|
|
|
当一个过程在相同的初始模拟时间/三角形循环中重复执行时，就会发生这种情况。因此模拟将永远不会发生。这可能是由于测试台中的过程结构不正确而发生的。
（例如，没有等待语句的时钟生成过程）。 请分享您的测试台 ThanksBharath ------------------------------------------------- - --------------------------------------------请标记答案 如果提供的信息可以解决您的疑问/问题，请“接受为解决方案”。给予您认为有用的帖子。感谢.------------------------ -------------------------- ----------- ------------ -------------------- |
|
|
|
|
只有小组成员才能发言，加入小组>>
2424 浏览 7 评论
2825 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2465 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1218浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
590浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
452浏览 1评论
2006浏览 0评论
731浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
3952
