完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
嗨，
我写了一个Tcl脚本来使用Vivado 2014.4合成设计。 所有源文件都将添加到项目中。 但是我收到了警告 。 1. [Synth 8-3936]找到未连接的内部寄存器'ap_reg_ppstg_col_assign_reg_607_pp0_it4_reg'，并将其从'32'修剪为'11'位。 ] 我在Tcl控制台中使用以下命令来解决此问题。 connect_net [-hier] [-basename ap_reg_ppstg_col_assign_reg_607_pp0_it4_reg] -net ap_reg_ppstg_col_assign_reg_607_pp0_it4_reg -objects args [-quiet] [-verbose] 但我得到一个错误，[hier]是一个无效的命令 请告诉我如何使用Tcl脚本连接未连接的端口。 提前致谢 问候 Sushma Huddar 
0
|
|
相关推荐
7个回答
|
|
|
嗨@ sushmahuddar，
请尝试使用以下Tcl命令 connect_net [-hierarchical] [-basename] [-net] [-objects] [-net_object_list] [-quiet] [-verbose] 请发布您正在使用的完整Tcl命令。 谢谢，Arpan 谢谢，Arpan ----------------------------------------------- - - - - - - - - - - - - - - - - - - - - - - - -请注意- 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。感谢Kudos .-------------------- -------------------------------------------------- ------------------------ |
|
|
|
|
|
您好@sushmahuddar，您是否在代码中使用了动态索引？
谢谢，Nupur ----------------------------------------------- --------------------------------------------- Google在发布之前提问 。 如果某人的帖子回答了您的问题，请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子，考虑给它Kudos（点击星标）。 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
嗨@sushmahuddar，你可以删除你的tcl命令中的大括号“[]”并尝试吗？例如。
connect_net -hierarchical -basename -net -objects 谢谢，Nupur ----------------------------------------------- --------------------------------------------- Google在发布之前提问 。 如果某人的帖子回答了您的问题，请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子，考虑给它Kudos（点击星标）。 |
|
|
|
|
|
嗨@ sushmahuddar，
您使用的tcl命令如下吗？ create_net abc connect_net -hierarchical -basename {ap_reg_ppstg_col_assign_reg_607_pp0_it4_reg} -net abc-objects {} 谢谢和问候，Arpan 谢谢，Arpan ----------------------------------------------- - - - - - - - - - - - - - - - - - - - - - - - -请注意- 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。感谢Kudos .-------------------- -------------------------------------------------- ------------------------ |
|
|
|
|
|
@sushmahuddar
看起来像修剪问题，而不是拼接网表我建议看看RTL，看看为什么工具修剪这些寄存器。 查看设计是否具有有效连接，还使用精心设计来调试此问题。 谢谢，Anusheel ----------------------------------------------- - - - - - - - - - - - - - - - - - - - - - - - - 搜索 在论坛上发布查询之前，与您的设备和工具相关的文档/答案记录。搜索相关论坛并确保您的查询不会重复。请将帖子标记为“接受为解决方案”，以防它有助于解决您的查询。帮助 回答 - >给予Kudos --------------------------------------------- -------------------------------------------------- |
|
|
|
|
只有小组成员才能发言，加入小组>>
3118 浏览 7 评论
3407 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2874 浏览 9 评论
3966 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
3057 浏览 15 评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
1325浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
1167浏览 1评论
/9 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2667
评论
淘帖
1995
