发 帖  
  • 回答了问题 2019-4-12 10:00

    51用DB9串口下载原理图接法正确吗

    没错
  • 回答了问题 2019-4-11 13:16

    VDMA到STREAM自定义IP但LED没有闪烁

    快速浏览一下,您的代码看起来很合理。 将一些ILA放在数据路径的不同位置,看看出了什么问题。 www.xilinx.com 以上来自于谷歌翻译 以下为原文 At a quick glance, your code looks reasonable to me. Put some I ...
  • 回答了问题 2019-4-10 07:36

    DMA突发大小超过32个

    内存性能取决于许多不同的因素。 在某一点上,其他因素可能掩盖了从增加突发长度中获得的任何潜在好处。 无论如何,随着爆裂长度的增加,收益也会逐渐减少。需要进行更详细的分析才能得出完整的结论。 www.xilinx.co ...
  • 回答了问题 2019-4-9 12:30

    如何在ZedBoard中使用AXI DMA核心

    亲爱的Xilinx, 非常感谢你的快速回复。 你推荐的例子我在做这篇文章之前已经检查过了。 我检查了Vivado中的硬件设计和软件设计作为参考。 与我的设计相比,我没有发现任何异常。 也许我错过了什么...... 我在使用两 ...
  • 回答了问题 2019-4-9 12:06

    如何在ZedBoard中使用AXI DMA核心

    嗨Vicky, 嗯,这看起来很奇怪。 在您启动DMA之前,S2MM_DMACR的IRQThreshold位的值是多少? 您可能会发现这些有用: http://www.xilinx.com/support/answers/57550.html 特别是这一个: http://www.xilinx.com/supp ...
  • 回答了问题 2019-4-9 07:11

    zynq上的AXI视频直接内存访问v6.2 IP

    我指出的关于视频处理子系统的重要一点是它能够处理每个时钟的多个像素(即1,2或4)。 因此,如果你想要4k60(像素时钟~600MHz),你可以做双像素模式,只需要运行在300MHz。 或四像素模式使您只需150MHz。 4K30将所 ...
  • 回答了问题 2019-4-9 06:16

    zynq上的AXI视频直接内存访问v6.2 IP

    你好Ramesh, 那么4K60的像素时钟接近600MHz,你不会在VDMA上关闭时序。 您必须在每个时钟周期处理多个像素才能执行此操作。 这就是视频处理子系统和TPG的新版本处理4K60及更高版本的功能。 看看他们如何做到这一点 ...
  • 回答了问题 2019-4-4 08:27

    为什么我使用蓝牙模块的源程序,液晶屏上总显示“ATK-HC05 Error!”?

    战舰板 PA2,PA3和485的跳线帽,拔了就可以了
  • 回答了问题 2019-4-4 07:43

    请问DMA传输的8MByte限制最好的解决办法是什么?

    这是核心设计的最大值。 没有任何支持的方式让您个人在核心内部进行更改。 实现这一目标的唯一方法是将您的FAE反馈给营销团队。 如果花费资源将此功能添加到核心,那么他们将做出决定是否具有商业意义。 与此同时, ...
  • 回答了问题 2019-4-4 07:27

    如何解决通用Xilinx FPGA DSP片和逻辑单元上的问题?

    是的,好的一点。 该声明有点误导。 谢谢你抓住我! 更确切地说,我应该说“你可以将它们用于除了mult / add之外的许多通用逻辑需求。” www.xilinx.com 以上来自于谷歌翻译 以下为原文 Yeah, good point. That s ...
  • 回答了问题 2019-4-4 07:11

    如何解决通用Xilinx FPGA DSP片和逻辑单元上的问题?

    你好, 有关该信息,请参阅XST用户指南: http://www.xilinx.com/support/documentation/sw_manuals/xilinx14_7/xst_v6s6.pdf 具体来说,第7章解释了综合工具如何推断在什么条件/编码风格下使用什么结构。 一般来说 ...
  • 回答了问题 2019-4-4 06:45

    如何解决通用Xilinx FPGA DSP片和逻辑单元上的问题?

    嗨Z. 1)否,DSP切片不计入正常的LUT /寄存器报告中。 它们是完全分开的 2)绝对! 你可以用它们做任何事情。 他们非常灵活。 我建议为该片段阅读相关的UG以更好地了解其功能。 你提到了Virtex 5中的DSP48E: http:/ ...
  • 回答了问题 2019-4-2 09:14

    ucos怎么完成共享资源

    原子哥,互斥信号量是什么时候使用的?  要和信号量搭配使用吗?
  • 回答了问题 2019-4-1 15:14

    在simulink中速率和类型错误检查

    您是否尝试过将gus / 5x5Filter / CMult设置为延迟为0? www.xilinx.com 以上来自于谷歌翻译 以下为原文 Have you tried setting gus/5x5Filter/CMult to have a latency of 0?www.xilinx.com ...
  • 回答了问题 2019-4-1 15:10

    常量如何存储在FPGA中

    无论您使用单个还是多个常数都无关紧要。合成工具会将其优化为单个滤波器本地的寄存器或存储器的初始值。 www.xilinx.com 以上来自于谷歌翻译 以下为原文 It doesn't matter whether you use a single vs multipl ...
ta 的专栏
关闭

站长推荐 上一条 /6 下一条

返回顶部