完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛
2314
|
如果客户询问DMA传输的8MByte限制的原因，那么最好的解决方法是什么？
（鉴于极限是由我们的DMA引擎中心的axi_datamover核心的BTT参数强加的） 此外，增加这个限制需要什么（简而言之）？ （例如通过将BTT扩展4位） 以上来自于谷歌翻译 以下为原文 If a customer was to ask about the reasons for 8MByte limit of DMA transfer, what would be the best way to answer? (given that the limit is imposed by the BTT parameter of axi_datamover core in the heart of our DMA engine) Also, what would it take (in a nutshell) to increase that limit? (such as by expanding the BTT by 4 bits) 
0
|
|
相关推荐
2个回答
|
|
|
这是核心设计的最大值。
没有任何支持的方式让您个人在核心内部进行更改。 实现这一目标的唯一方法是将您的FAE反馈给营销团队。 如果花费资源将此功能添加到核心，那么他们将做出决定是否具有商业意义。 与此同时，您可以简单地在核心周围放置一个包装器，并将更大的转移分成两个较小的转移。 www.xilinx.com 以上来自于谷歌翻译 以下为原文 That's the maximum value for which the core was designed. There's no supported way for you personally to change it in the core itself. The only way for it to happen is to have your FAE feed back to the marketing team. They will make a decision if it makes good business sense to spend the resources to add this feature to the core. In the meantime, you could simply put a wrapper around the core and break larger transfers into two smaller ones. www.xilinx.com |
|
|
|
|
|
谢谢。
原始8MBytes限制背后的推理怎么样？ - 它与BIOS和/或操作系统有关吗？ - 为什么8，但不是4，或16 MB，或其他什么？ 以上来自于谷歌翻译 以下为原文 Thank you. How about the reasoning behind the original 8MBytes limit? - Does it have to do with BIOS and/or OS? - Why 8, but not 4, or 16 Mbytes, or something else? |
|
|
|
|
只有小组成员才能发言，加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2458 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1116浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
581浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
447浏览 1评论
2002浏览 0评论
725浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
391
