发 帖  
  • 回答了问题 2019-7-11 14:59

    为什么我用SP601开发应用程序失败了?

    请按照SP601硬件设置链接进行操作 http://www.xilinx.com/support/documentation/boards_and_kits/xtp049.pdf 此外,以下链接文档有助于交叉检查以下程序 http://www.xilinx.com/support/documentation/boards_and_k ...
  • 回答了问题 2019-7-11 14:44

    请问这个芯片的I / O正确数量是多少?

    以下用户指南http://www.xilinx.com/support/documentation/user_guides/ug385.pdf提供了所有引脚详细信息。 _______________________________________________如果有助于解决您的查询,请将此帖子标记为“接受为解 ...
  • 回答了问题 2019-7-10 15:43

    连接两个FPGA信号丢失

    确保信号的两侧应定义相同的IO标准和电压。 确保IO方向正确。 _______________________________________________如果有助于解决您的查询,请将此帖子标记为“接受为解决方案”。 因此,它将有助于其他论坛用户直接参 ...
  • 回答了问题 2019-7-10 11:15

    MC插座,引脚配置为I/O的方式是否与Nexys 3的PMOD相同?

    FMC引脚支持高速。 是的套接字连接器是必需的,但FMC插座连接器假设在daugher板上的tomount。 要了解有关Xilinx FMC板的更多详细信息,请访问以下Xilinx网站http://www.xilinx.com/products/boards_kits/fmc.htm。 _ ...
  • 回答了问题 2019-7-10 09:50

    自制悟空飞控JLINK不能下载程序

    这个已经读取到设备了
  • 回答了问题 2019-7-10 08:43

    如何修改占空比以获得10%高和90%低?

    如果您使用Xilinx CoreGen工具生成时钟,则可以选择占空比设置 _______________________________________________如果有助于解决您的查询,请将此帖子标记为“接受为解决方案”。 因此,它将有助于其他论坛用户直接 ...
  • 回答了问题 2019-7-9 10:58

    Xpower收到警告

    对于Spartan-6,这些消息来自Xpower并且不正确; 可以安全地忽略它们。没有计划解决这个问题。 以上内容发布在以下AR http://www.xilinx.com/support/answers/38365.htm中 _________________________________________ ...
  • 回答了问题 2019-7-9 10:35

    基于微带W ilkinson功分器的功率合成电路的研究

     1 总体结构与设计目标   本文采用的功率合成电路的原理框图如图1所示。图1中的WPD1是作为输入功率分配器的一个Wilkinson功分器,而WPD2是作为输出功率合成器的另一个W ilkinson功分器。他们的结构选用了本文首 ...
  • 回答了问题 2019-7-9 08:46

    如何通过BAR0和BAR1访问(读/写)寄存器?

    以下SP605板链接中的x1PCIe-DMA-DDR3支持参考设计可能对您有用 http://forums.xilinx.com/t5/Spartan-Family-FPGAs/Aurora-in-SIMPLEX-TX-RX/td-p/361555 _______________________________________________如果有助 ...
  • 回答了问题 2019-7-9 08:46

    请问BSCAN是什么?

    有关边界扫描的一般信息,请参阅XAPP070应用说明。 边界扫描(JTAG)配置模式使您可以在任何JTAG兼容设备链上执行基于边界扫描的配置操作。 该链可以包含Xilinx®和非Xilinx器件,但只有BYPASS和HIGHZ操作可用于非Xi ...
  • 回答了问题 2019-7-8 14:37

    SPARTAN 3的问题

    无动力设备的VCC和GND阻抗测量不会给出设备故障/工作的任何指示。 当晶体管未通电时,电流路径与工作状态下的电流路径不同。 因此,VCC和GND阻抗测量不会提供有关器件工作的任何信息。 仅供参考:显示低电阻的原因: ...
  • 回答了问题 2019-7-8 08:58

    如何知道FPGA输出端口的电平信号上升和下降时间?

    在无负载(开路引脚)的情况下,相同电压和IO标准的上升/下降时间相同,相同类型的FPGA具有相同的速率。 如果我们通过PCB轨道连接负载,则结果上升/下降时间会根据负载而变化。 IBIS模拟是找到合成上升/下降时间的 ...
  • 回答了问题 2019-7-8 08:41

    如何知道FPGA输出端口的电平信号上升和下降时间?

    如果您在没有负载的情况下直接将其连接到FPGA芯片的输出端口,并且如果您的探头是理想的,那么上升/下降时间几乎要高于您在ucf文件中定义的IO标准的转换速率。 。 仅供参考:IBIS模拟是您在电路板上估算/下降时间的 ...
  • 回答了问题 2019-7-8 07:30

    如何知道FPGA输出端口的电平信号上升和下降时间?

    在无负载(开路引脚)的情况下,相同电压和IO标准的上升/下降时间相同,相同类型的FPGA具有相同的速率。 如果我们通过PCB轨道连接负载,则结果上升/下降时间会根据负载而变化。 IBIS模拟是找到合成上升/下降时间的 ...
  • 回答了问题 2019-7-5 08:50

    请问为什么在DSP系统中要使用CPLD?

    云汉达人 比如DSP5000的IO口很少,可以用CPLD扩展IO口。
ta 的专栏
关闭

站长推荐 上一条 /9 下一条

返回顶部