发 帖  
  • 回答了问题 2020-4-14 08:15

    关于ViVado 30天的评估

    vinus_rahul写道 - 目前我的研究所无法找到优惠券。 希望以下AR http://www.xilinx.com/support/answers/45311.html可能有所帮助 _______________________________________________如果有助于解决您的查询,请将此帖 ...
  • 回答了问题 2020-4-14 07:26

    如何使用DIFF?

    Artix FPGA中的IO方向是什么? 以下哪个选项? 1)输入和输入 输出(IO) 2)仅输入方向(I) 3)仅输出方向(O) _______________________________________________如果有助于解决您的查询,请将此帖子标记为“接受 ...
  • 回答了问题 2020-4-13 09:58

    如何将FPGA的输出保存到Nexys4 SD卡中

    请检查以下链接 http://www.xilinx.com/support/documentation/university/Vivado-Teaching/HDL-Design/2013x/Nexys4/Supporting%20Material/Nexys4_RM_VB1_Final_3.pdf http://store.digilentinc.com/nexys-video-a ...
  • 回答了问题 2020-4-9 07:49

    Spartan 6 XC6SLX4-2TQG144I片内温度传感器问题请教

    另请参阅http://www.xilinx.com/support/answers/5738.html,它适用于Virtex-6,Virtex-5等FPGA。 但可以帮助理解温度传感器二极管的考虑因素。 理论概念。 _______________________________________________如果有 ...
  • 回答了问题 2020-4-7 13:00

    可以将XCF128XFTG64用于此FPGA吗?

    7系列FPGA不支持平台闪存。 有关详细信息,请参阅http://www.xilinx.com/support/answers/46093.html 根据配置用户指南(http://www.xilinx.com/support/documentation/user_guides/ug470_7Series_Config.pdf)中的 ...
  • 回答了问题 2020-3-25 10:08

    为什么CLKbe T不能接线?

    以下Design Asistant AR#http://www.xilinx.com/support/answers/51475.html适用于7系列FPGA。 但是大多数概念也适用于Zynq。 _______________________________________________如果有助于解决您的查询,请将此帖子 ...
  • 回答了问题 2020-3-25 09:55

    如何将微控制器与FPGA连接?

    以下应用说明http://www.xilinx.com/support/documentation/application_notes/xapp502.pdf根据您的要求提供有用的信息 _______________________________________________如果有助于解决您的查询,请将此帖子标记为 ...
  • 回答了问题 2020-3-24 10:20

    有没有采用看门狗的Zynq XC7Z020复位方案?

    请在以下ZC702板链接页面http://www.xilinx.com/products/boards-and-kits/ek-z7-zc702-g.html#documentation中搜索参考设计。 (在上面的板链接中,检查“文档类型”框中的参考设计类型,以查看示例参考设计。 仅 ...
  • 回答了问题 2020-3-24 10:03

    有没有采用看门狗的Zynq XC7Z020复位方案?

    请在以下ZC702板链接页面http://www.xilinx.com/products/boards-and-kits/ek-z7-zc702-g.html#documentation中搜索参考设计。 (在上面的板链接中,检查“文档类型”框中的参考设计类型,以查看示例参考设计。 仅 ...
  • 回答了问题 2020-3-24 09:41

    SystemclockP是单端,但iostandard是LVDS_25,它是差分的

    以下AR http://www.xilinx.com/support/answers/57109.htmlhelps为您的情况。 另请参阅http://www.xilinx.com/support/answers/38656.html。 概念提供了关于差分对信号的使用的想法 _______________________________ ...
  • 回答了问题 2020-3-24 09:30

    SystemclockP是单端,但iostandard是LVDS_25,它是差分的

    以下AR http://www.xilinx.com/support/answers/57109.htmlhelps为您的情况。 另请参阅http://www.xilinx.com/support/answers/38656.html。 概念提供了关于差分对信号的使用的想法 _______________________________ ...
  • 回答了问题 2020-3-24 06:49

    如何编程master fpga的IO引脚来配置目标cpld?

    菊花链使用FPGA和CPLD的JTAG引脚,但不使用主fpga的IO引脚。 那些FPGA和CPLD设备的部件号是多少? _______________________________________________如果有助于解决您的查询,请将此帖子标记为“接受为解决方案”。 ...
  • 回答了问题 2020-3-23 10:17

    HDL如何转换成RTL视图?

    以下链接文档很有帮助 http://www.xilinx.com/support/answers/55185.html http://www.xilinx.com/support/documentation/sw_manuals/xilinx2014_4/ug912-vivado-properties.pdf __________________________________ ...
  • 回答了问题 2020-3-23 09:44

    C++对象指针不会执行构造函数是什么原因?

    搞错了指针是不会生成数据的,所以对象指针并不会产生一个对象,函数指针也不会生成函数我这样理解对吗?
  • 回答了问题 2020-3-23 08:58

    如何处理两个设备之间的2个不同的时钟频率?

    ----在我的项目中使用的是ftdi芯片和fpga spartan 3an。 ftdi芯片的时钟频率为6M hz,而fpga的时钟频率为50M hz。 以下链接中有一些关于FTDI FT2232HQ USB-UART桥的示例参考。 请检查它们是否对您有用? http://www ...
ta 的专栏
关闭

站长推荐 上一条 /6 下一条

返回顶部