完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
嗨@ bishara22,
是的,下载Xilinx Vivado是免费的,您甚至可以免费使用30天试用版或免费的webpack许可证。 最好使用最新版本,目前是Vivado 2015.4。 从这里下载:http://www.xilinx.com/support/download.html 这是一个很好的工具,有很多文档可以帮助你。 -------------------------------------------------- -------------------------------------------------- ----------------------------------- 如果它解决了您的查询,请接受解决方案,如果您认为帖子有用,请给予赞誉。 谢谢,Nupur ----------------------------------------------- --------------------------------------------- Google在发布之前提问 。 如果某人的帖子回答了您的问题,请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子,考虑给它Kudos(点击星标)。 在原帖中查看解决方案 |
|
|
|
嗨@ bishara22,
是的,下载Xilinx Vivado是免费的,您甚至可以免费使用30天试用版或免费的webpack许可证。 最好使用最新版本,目前是Vivado 2015.4。 从这里下载:http://www.xilinx.com/support/download.html 这是一个很好的工具,有很多文档可以帮助你。 -------------------------------------------------- -------------------------------------------------- ----------------------------------- 如果它解决了您的查询,请接受解决方案,如果您认为帖子有用,请给予赞誉。 谢谢,Nupur ----------------------------------------------- --------------------------------------------- Google在发布之前提问 。 如果某人的帖子回答了您的问题,请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子,考虑给它Kudos(点击星标)。 |
|
|
|
请注意一点。
Vivado仅支持7系列和更新的Xilinx器件。 如果您想为Spartan 6或更早版本,Virtex 6或更早版本或任何Xilinx CPLD开发,则需要使用ISE工具。 如果您正在寻找便宜的开发套件,那么使用Vivado最好的将是基于Artix-7的主板。 如果这只是一个学习练习,不需要立即开发硬件,那么Vivado是最好的选择,因为它代表了FPGA设计的未来。 - Gabor |
|
|
|
嗨@ bishara22,
添加到@nupurssuggestion, 请仔细阅读以下教程,以了解Vivadohttp://www.xilinx.com/support/documentation/sw_manuals/xilinx2015_4/ug888-vivado-design-flows-overview-tutorial.pdf中使用的流程。 谢谢,Arpan 谢谢,Arpan ----------------------------------------------- - - - - - - - - - - - - - - - - - - - - - - - -请注意- 如果提供的信息有用,请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。感谢Kudos .-------------------- -------------------------------------------------- ------------------------ |
|
|
|
另见visisttp://www.xilinx.com/training/。
您可以在该网站上找到几个培训课程,自定进度教程,视频等详细信息。 _______________________________________________如果有助于解决您的查询,请将此帖子标记为“接受为解决方案”。 因此,它将有助于其他论坛用户直接参考答案。如果您认为该信息有用且面向答复,请给予此帖子称赞。 |
|
|
|
只有小组成员才能发言,加入小组>>
2339 浏览 7 评论
2758 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2237 浏览 9 评论
3308 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2385 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
702浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
496浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
285浏览 1评论
706浏览 0评论
1902浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-10-21 03:31 , Processed in 1.294672 second(s), Total 55, Slave 48 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号