#2023,你的 FPGA 年度关键词是什么? # 对状态机的疑惑?
商周 2023-12-16
ADC3442采集,分析数据出现有规则毛刺,请问是哪方面的问题啊?
2233333哇 2023-12-11
【每周一练】盘古1K开发板+动态数码管+小数点显示
zealsoft 2023-12-9
#2023,你的 FPGA 年度关键词是什么? #
商周 2023-12-6
FPGA入门怎样选择合适的板子?
yinwuqing 2023-11-17
关于FPGA的学习和发展问题
jf_64571566 2023-7-26
在verilog语句中,非阻塞赋值和小于等于均使用符号“<=”,如何区分<=所表示的含义?
刘诺馨 2023-8-8
【verilog每日一练】参数传递
Mill 2023-8-30
vivado 2018.1 综合失败且不报错、不生成runme.log日志文件,求大神帮忙
FPGA小白 2023-9-22
安装System Generator时System Generator for DSP这个选项没有出现怎么办?
jf_65560881 2023-9-26
quartus运行出现错误
jf_19507388 2023-9-26
【verilog每日一练】function的使用
Mill 2023-9-4
【verilog每日一练】task语法
Mill 2023-9-5
【verilog每日一练】Testbench的仿真时间单位和仿真精度
Mill 2023-9-6
【verilog每日一练】Testbench的时钟信号的产生
Mill 2023-9-7
【verilog每日一练】testbench编写基本结构
Mill 2023-9-8
【verilog每日一练】repeat(n)@(posedge clk)和“#”控制仿真信号延时的区别
Mill 2023-9-11
【verilog每日一练】“inout” 双向端口类型的使用
Mill 2023-8-3
【verilog每日一练】变量之间的三目运算练习
Mill 2023-8-2
【verilog每日一练】if_else语句基本用法
Mill 2023-8-8
【verilog每日一练】位拼接符的应用:如何实现串行数据的接收与输出
Mill 2023-8-7
【verilog每日一练】位拼接符的使用
Mill 2023-8-4
求指点
徐前锋 2023-9-11
【verilog每日一练】变量位宽截取语法
Mill 2023-9-1
【verilog每日一练】条件编译的使用
Mill 2023-8-31
【verilog每日一练】parameter声明常量
Mill 2023-8-29
【verilog每日一练】case语句的使用
Mill 2023-8-28
【verilog每日一练】变量命名原则
Mill 2023-8-25
【verilog每日一练】generate-for语句的使用
Mill 2023-8-24
【verilog每日一练】reg型存储器应用(二维数组)
Mill 2023-8-23
749 个成员 +加入小组
314 个成员 +加入小组
180 个成员 +加入小组