返回发烧友论坛

发帖

[问答]

【verilog每日一练】Testbench的仿真时间单位和仿真精度

3338 Verilog

问答对人有帮助，内容完整，我也想知道答案 0 请用timescale定义仿真时间单位和仿真精度，并实现仿真开始前20ns的reset信号为1，20ns之后reset信号一直为0 1
2023-9-6 09:29:02　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × Mill 该类别下有 31 个回答，其中被选为最佳答案 7 次。邀请回答商周该类别下有 18 个回答。邀请回答 jf_99074111 该类别下有 8 个回答。邀请回答大懒猫54 该类别下有 7 个回答。邀请回答 jf_30540068 该类别下有 7 个回答。邀请回答 jf_34040148 该类别下有 6 个回答。邀请回答 yinwuqing 该类别下有 6 个回答，其中被选为最佳答案 1 次。邀请回答华仔stm32 该类别下有 6 个回答。邀请回答流水源君该类别下有 4 个回答。邀请回答王栋春该类别下有 4 个回答。邀请回答 jf_52388138 该类别下有 3 个回答。邀请回答 zealsoft 该类别下有 3 个回答。邀请回答 happyssy 该类别下有 3 个回答。邀请回答 jf_60754737 该类别下有 2 个回答。邀请回答 jf_61020569 该类别下有 2 个回答。邀请回答 Cool 该类别下有 2 个回答。邀请回答 jf_32177393 该类别下有 1 个回答。邀请回答 jf_10383817 该类别下有 1 个回答。邀请回答好长名字该类别下有 1 个回答。邀请回答 zhaowang2410 该类别下有 1 个回答。邀请回答举报 Mill 相关推荐 • 每日一练 3587 • LabVIEW每日一练汇总贴（1.20更新）（已颁奖） 82682 • 关于Pads的每日一练，你有什么想问的吗？ 9334 • 每日一练无法回复，看不到答案 4078 • 【verilog每日一练】testbench编写基本结构 1301 • 怎样在Verilog写的testbench测试VHDL模块?? 7320 • 制作一个秒表，计时器，数字时钟，模拟时钟为一体的小程序【LabVIEW每日一练11.7日】 13667 • FPGA每周一练火热上线，带你一点一滴学习FPGA 6974 • 求带PADS PCB每日一练的板块，大家共同学习 4671 • testbench设置的问题 3003 6个回答

答案对人有帮助，有参考价值 1 timescale 是Verilog 语言中的一个时间单位定义关键词，用于定义仿真时间单位和仿真精度。timescale 定义的语法如下： timescale <时间单位> / <仿真精度> 其中，时间单位是指仿真时间的基本单位，可以是秒（s）、毫秒（ms）、微秒（us）等；仿真精度是指仿真时间的精度，可以是十进制数、小数或百分数。例如： timescale 1ns / 1ps 这个语句定义了仿真时间单位为 1ns，仿真精度为 1ps。在实现仿真开始前 20ns 的 reset 信号为 1，20ns 之后 reset 信号一直为 0 的功能时，可以使用Verilog 中的 initial 块和 always 块来实现。下面是一个示例代码： module reset_signal_example ( input wire clk, input wire reset, output wire out ); initial begin #20ns; // 等待 20ns reset = 1; // 在 20ns 时将 reset 信号设置为 1 end always @ (posedge clk) begin if (reset == 1) begin out <= 0; // 如果 reset 信号为 1，则将 out 信号设置为 0 end else begin out <= 1; // 如果 reset 信号为 0，则将 out 信号设置为 1 end end endmodule 复制代码

2023-9-6 17:12:39 评论举报人走了

答案对人有帮助，有参考价值 0 `timescale 1ns / 1ps initial begin reset = 1； #20 reset = 0; end

2023-9-6 21:15:38 评论举报 jf_99074111

答案对人有帮助，有参考价值 0 `timescale 1ns / 1ps initial begin reset = 1； #20 reset = 0; end

2023-9-6 21:16:35 评论举报 jf_99074111

答案对人有帮助，有参考价值 0 `timescale 1ns/10 ps module test; reg reset; initial begin reset = 1'b0; // 初始状态为0 #20 reset = 1'b1; // 在20ns时，reset信号变为1 forever #10 reset = 1'b0; // 10ns后，reset信号再次变为0，并保持为0 end endmodule

2023-9-6 22:28:10 评论举报 jf_84491108

答案对人有帮助，有参考价值 0 解析： `timescale 1 ns / 1ps定义时间单位1ns，时间精度1ps。绝对时间激励以仿真时刻0为基准，‘#’用于指定等待的延迟时间，之后才会执行下一个激励

2023-9-7 18:20:20 评论举报 Mill

答案对人有帮助，有参考价值 0 // 定义仿真时间单位和仿真精度 `timescale 1ns/10ps module testbench; // 输入输出定义 reg clk; reg reset; wire out; // 实例化被测试模块 dut dut_inst( .clk(clk), .reset(reset), .out(out) ); // 时钟生成模块 always #5 clk = ~clk; // 延时20ns后将reset信号置为0 initial begin reset = 1; #20 reset = 0; end // 模拟持续100ns initial begin $dumpfile("dump.vcd"); $dumpvars(0, testbench); #100 $finish; end endmodule

2023-9-26 10:05:49 评论举报石飞鹏

撰写答案

你正在撰写答案

如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容图片侵权或者其他问题，请联系本站作侵删。侵权投诉

我要提问

热门标签更多

最新回答

返回 FPGA开发者技术社区

回复

快速回复

扫一扫，分享给好友

复制链接分享

返回顶部 返回列表

关注微信公众号

电子发烧友网

电子发烧友论坛

社区合作: 刘勇; 联系电话：15994832713; 邮箱地址：liuyong@huaqiu.com

社区管理: elecfans短短; 微信：elecfans_666; 邮箱：users@huaqiu.com