FPGA|CPLD|ASIC论坛

今日发帖：0 |总共 13590

+ 关注

版主：

Mill 梅雪松卿小小_9e6 蛙蛙蛙

华秋SMT免费贴片，首单50套内实付0元！

最新回复最新发表最多查看最多回复精华高分悬赏零回复

求大佬指导，本人写代码遇到这个问题，自己无法解决，求助。

乔继豪 10-11 09:46 1 回答 847阅读

奇怪的CPLD问题：能下载，不工作

Rising2013 09-27 08:00 0 回答 1265阅读

命中顺序仲裁verilog如何优化设计?

jf_18813638 09-22 20:56 0 回答 1417阅读

开发板的PL端有4片的DDR，怎么管理数据的传输

jf_54780054 09-11 16:10 1 回答 1289阅读

请问有DS26334芯片的中文资料，和相关配置的源代码吗？以及相关的传输协议解析。

ypan 09-04 10:50 0 回答 1402阅读

AD采集FPGA做fft处理信号的问题

liyisong1 09-02 17:22 1 回答 2134阅读

双端口ram 前面给地址a、给数据a、给写使能a，后面给地址a、读使能a，(q_a)却输出高阻。请各位兄弟们指导，谢谢!!!!!

jf_40730592 08-26 16:08 2 回答 2126阅读

FPGA的开发工具

大懒猫54 07-29 22:04 0 回答 2200阅读

求FPGA 驱动控制ltc2271 或者 ltc2180 或者 ltc2190或者 ltc2202 的代码

jf_40730592 07-29 21:04 0 回答 2730阅读

请问有人使用FPGA控制AD7768，8通道同步采集的驱动呢？能否给我一份驱动参考，谢谢

zhou8090 07-25 10:18 0 回答 2207阅读

滑窗滤波求助

可乐爱喝雪碧 07-24 14:09 1 回答 2232阅读

求助各位关于Verilog当中模块例化、端口与引脚的问题

爬山虎 07-16 16:55 2 回答 2804阅读

有人用过智多晶SA5Z_30_D1的工业级芯片吗，嵌入cm3软核，低温-40°主频100M有问题，50M没问题，怎么解决

lijie12 07-11 09:57 0 回答 3128阅读

求解Microsemi FPGA内部连线信息问题

张一晨 07-08 20:46 0 回答 3191阅读

Spartan6 引脚输出电压求教

user_114514 06-27 17:08 1 回答 3995阅读

汽车尾灯控制系统设计

jf_07343270 06-25 17:16 0 回答 3408阅读

求教FPGA的RAM与EEPROM问题？

胡子彧 06-25 16:15 0 回答 3587阅读

LTM4644拉低输入电压是什么原因？

这不是用户名 06-25 17:28 5 回答 3415阅读

FPGA(ZYNQ AX7Z020)输出pwm波形振荡。

jf_02190414 06-14 15:44 5 回答 4069阅读

在做基于fpga的数字示波器这个项目时，我用的是vivado平台，遇到了显示相关的问题。

刘洪晖 06-11 17:26 1 回答 5555阅读

有关PL端利用AXI总线控制PS端DDR进行读写（从机wready信号一直不拉高）

李天乐 05-31 16:20 1 回答 5142阅读

xilinx中的carry4原语在高云FPGA中用什么原语替代?

jf_52330756 05-09 16:58 12 回答 4121阅读

凌力特的LTM4644输出的4路电源顺序怎样控制？

这不是用户名 04-30 17:26 1 回答 4512阅读

请教两个FPGA开发板通信，如何以直连的方式，通200MHz速率的数据？

峰 04-29 17:59 1 回答 3302阅读

fpga控制w5500，发不了广播怎么回事

曲玉 04-26 08:27 1 回答 3066阅读

由于接口不够，SDIO接口可以用于CPU和FPGA之间进行通信吗

倾枫我 05-08 17:39 1 回答 3105阅读

请问有XCZU9CG-FFVC900的原理图库吗？

jf_04712027 04-01 15:43 0 回答 3972阅读

可执行判断的CPU怎么设计？

h1654155338.6314 04-01 17:44 1 回答 3552阅读

cmos的slvs-ec协议40针引脚该如何连接到xilinx a7开发版上？

老吴 03-29 11:16 2 回答 4217阅读

FPGA通用的第三方开发平台是哪个？

dwwzl 03-25 10:05 1 回答 3309阅读

12 3 4 5 ... 181 / 181 页下一页

提问题	发经验
发资料	发讨论

活跃回答者查看全部

子话题

FPGA ASIC CPLD 编程规范 USB3.0 Verilog Quartus 人工智能仿真英特尔

联系我们@电子发烧友小助手

违法和不良信息举报：0755-83143975

儿童色情信息举报专区

搜索历史

FPGA|CPLD|ASIC论坛

版主：

活跃回答者 查看全部

推荐小组

子话题

联系我们@电子发烧友小助手

站长推荐 /6

活跃回答者查看全部