发 帖  
[资料]

基于FPGA的数字钟设计(Verilog语言)附源码

2016-8-7 22:26:33  23947 数字钟

PRJ_6_Dig_CLK.zip

8 MB , 下载次数: 7574

举报 分享淘帖 只看该作者
最近下载过的用户(403)
· 2016-8-7 22:40:25
· 2016-8-8 10:41:12
· 2016-8-9 22:40:59
· 2016-8-12 17:31:05
· 2016-9-5 21:21:52
WDJ
· 2016-9-5 21:37:14
· 2016-9-8 20:04:06
· 2016-12-7 11:19:15
· 2016-12-15 17:05:32
· 2016-12-22 10:49:23
· 2016-12-22 11:57:10
· 2017-3-18 09:46:23
· 2017-3-19 09:53:27
· 2017-3-19 09:55:53
· 2017-3-21 15:43:56
· 2017-3-29 09:30:27
· 2017-3-31 10:48:07
· 2017-3-31 10:48:18
· 2017-4-8 15:25:44

评论

您需要登录后才可以回帖 登录/注册

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容图片侵权或者其他问题,请联系本站作侵删。 侵权投诉
123下一页
快速回复 返回顶部 返回列表
关注微信公众号

电子发烧友网

电子发烧友论坛

社区合作
刘勇
联系电话:15994832713
邮箱地址:liuyong@huaqiu.com
社区管理
elecfans短短
微信:elecfans_666
邮箱:users@huaqiu.com
关闭

站长推荐 上一条 /7 下一条

快速回复 返回顶部 返回列表