[问答]

Verilog数字钟问题

问答对人有帮助，内容完整，我也想知道答案 0 学了边沿检测消抖 74ls161 分频选择后准备组合它们做一个数字钟遇到的问题 : 秒满60不进位秒的计数时间不是一秒我用秒的溢出co为分的计数器提供一个上升沿,感觉检测不到 0 szj2.zip 959.55 KB , 下载次数: 34
2018-4-22 11:59:13　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 刘英该类别下有 31 个回答。邀请回答 chenbingjy 该类别下有 27 个回答。邀请回答 yoonssica 该类别下有 22 个回答。邀请回答 houxiaoxiao 该类别下有 17 个回答。邀请回答小萃米该类别下有 16 个回答。邀请回答小工兵该类别下有 16 个回答。邀请回答 Elecfans管家该类别下有 15 个回答。邀请回答薄迪该类别下有 14 个回答。邀请回答我爱妖妖该类别下有 14 个回答。邀请回答言尽于此33 该类别下有 14 个回答。邀请回答 hxing 该类别下有 13 个回答。邀请回答那些年儿ing 该类别下有 13 个回答。邀请回答平漂流该类别下有 13 个回答。邀请回答 1653344032.827400 该类别下有 12 个回答。邀请回答小麦地该类别下有 12 个回答。邀请回答科比如我该类别下有 12 个回答。邀请回答倪love 该类别下有 12 个回答。邀请回答 xiekaboy 该类别下有 12 个回答。邀请回答黄月明该类别下有 11 个回答。邀请回答 tutu1583 该类别下有 11 个回答。邀请回答举报郑天成相关推荐 • 基于FPGA的LCD12864显示的数字钟 5005 • 基于FPGA显示数字钟 3620 • 设计数字钟秒钟 2750 • 基于FPGA的数字钟设计 7465 • 液晶数字钟 3365 • 基于VHDL语言含秒表数字钟仿真和引脚设置 3069 • 怎样去设计一种基于数字集成电路的数字钟呢 2220 • 动态显示数字钟 2913 • 跪求 1491 • 怎么实现基于Multisim10.0.1的多功能数字钟的设计？ 3001 1个回答

答案对人有帮助，有参考价值 0 解决没？试试看这样咧？ begin //a <= a + 1'b1 ; if(a == 6'b111011) begin co <= 1'b1 ; a <= 6'b0 ; end else begin co <= 1'b0 ; a <= a + 1'b1 ; end end 最佳答案

2018-4-22 11:59:14 评论举报你爸爸