发 帖  
[资料]

基于FPGA的数字钟设计(Verilog语言)附源码

2016-8-7 22:26:33  23175 数字钟

PRJ_6_Dig_CLK.zip

8 MB , 下载次数: 7564

举报 分享淘帖 只看该作者
最近下载过的用户(400)
· 2017-5-4 15:05:16
· 2017-6-5 23:20:11
· 2017-6-6 15:22:24
· 2017-6-8 00:10:03
· 2017-7-7 13:27:59
· 2017-7-25 11:07:13
· 2017-8-28 16:54:46
· 2017-8-31 16:32:46
· 2017-10-25 19:30:06
· 2017-10-26 20:21:22
· 2017-10-28 10:34:23
· 2017-10-31 22:47:24
· 2017-11-8 14:41:32
· 2017-11-18 20:52:42
· 2017-11-20 19:51:51
· 2017-11-24 19:17:18
· 2017-12-10 09:56:50
· 2017-12-11 18:57:41
· 2017-12-19 14:31:49
· 2017-12-19 15:33:57

评论

您需要登录后才可以回帖 登录/注册

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容图片侵权或者其他问题,请联系本站作侵删。 侵权投诉
快速回复 返回顶部 返回列表
关注微信公众号

电子发烧友网

电子发烧友论坛

社区合作
刘勇
联系电话:15994832713
邮箱地址:liuyong@huaqiu.com
社区管理
elecfans短短
微信:elecfans_666
邮箱:users@huaqiu.com
关闭

站长推荐 上一条 /6 下一条

快速回复 返回顶部 返回列表