发 帖  
[资料]

基于FPGA的数字钟设计(Verilog语言)附源码

2016-8-7 22:26:33  23174 数字钟

PRJ_6_Dig_CLK.zip

8 MB , 下载次数: 7564

举报 分享淘帖 只看该作者
最近下载过的用户(400)
· 2017-12-19 15:34:04
· 2017-12-21 00:09:07
· 2017-12-25 21:02:51
· 2017-12-26 14:07:56
· 2017-12-27 11:19:17
fd
· 2018-1-2 10:18:38
· 2018-1-9 20:42:19
· 2018-1-24 16:21:28
· 2018-3-9 22:41:20
· 2018-3-16 19:32:28
· 2018-4-21 22:25:24
11
· 2018-4-26 09:25:18
· 2018-5-4 23:33:25
· 2018-5-9 20:37:16
· 2018-5-10 23:41:32
· 2018-6-5 05:31:44
· 2018-6-5 12:08:19
· 2018-6-30 09:48:21
· 2018-7-11 11:24:41
· 2018-7-23 17:06:50

评论

您需要登录后才可以回帖 登录/注册

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容图片侵权或者其他问题,请联系本站作侵删。 侵权投诉
123
快速回复 返回顶部 返回列表
关注微信公众号

电子发烧友网

电子发烧友论坛

社区合作
刘勇
联系电话:15994832713
邮箱地址:liuyong@huaqiu.com
社区管理
elecfans短短
微信:elecfans_666
邮箱:users@huaqiu.com
关闭

站长推荐 上一条 /6 下一条

快速回复 返回顶部 返回列表