cyclone ii 的PLL时钟相位遇到了延迟问题，怎么破

2303

问答对人有帮助，内容完整，我也想知道答案 0 最近使用megawizard生成PLL，外部50M，生成3个依次延迟90度的100M时钟，C0 0度， C1 90度，C2 180度，然后使用modelsim 门级仿真，出来的结果不太对啊！不应该是依次延迟1/100M/4么？RTL级仿真是对的。。这该如何解决。。再调那个相位值？ 0 已退回2积分
2015-1-13 16:43:02　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 刘英该类别下有 31 个回答。邀请回答 chenbingjy 该类别下有 27 个回答。邀请回答 yoonssica 该类别下有 22 个回答。邀请回答 houxiaoxiao 该类别下有 17 个回答。邀请回答小萃米该类别下有 16 个回答。邀请回答小工兵该类别下有 16 个回答。邀请回答 Elecfans管家该类别下有 15 个回答。邀请回答薄迪该类别下有 14 个回答。邀请回答我爱妖妖该类别下有 14 个回答。邀请回答言尽于此33 该类别下有 14 个回答。邀请回答 hxing 该类别下有 13 个回答。邀请回答那些年儿ing 该类别下有 13 个回答。邀请回答平漂流该类别下有 13 个回答。邀请回答 1653344032.827400 该类别下有 12 个回答。邀请回答小麦地该类别下有 12 个回答。邀请回答科比如我该类别下有 12 个回答。邀请回答倪love 该类别下有 12 个回答。邀请回答 xiekaboy 该类别下有 12 个回答。邀请回答黄月明该类别下有 11 个回答。邀请回答 tutu1583 该类别下有 11 个回答。邀请回答举报那些年儿ing 相关推荐 • cyclone ii 的PLL时钟相位延迟问题 3319 • xapp1064时钟反馈路径延迟问题 1673 • AD7606 SPI通信的时钟极性和时钟相位要求是什么？ 396 • 关于SPI的配置问题，就是时钟的极性和时钟相位问题 4534 • 求助，关于LMX2572LP多片时钟芯片同步的疑问求解 75 • HbirdV2-SoC中如何配置QSPI1和QSPI2的时钟极性CPOL和时钟相位CPHA？ 624 • 时钟相位噪声中如何生成和使用杂散 1709 • PLL时钟进行时序约束后的相位问题 7782 • 关于时钟到达时间的问题 1342 • 怎么生成相位匹配的外部信号和内部时钟 1552 1个回答

答案对人有帮助，有参考价值 0 门级仿真本身就是加入了逻辑延迟和布线延迟的，仿真与RTL级、与理论有偏差再正常不过了

2015-1-13 23:30:43 评论举报梅雪松