发帖

[经验]

BUFG BUFG BUFGP BUFGDS 等含义以及使用

2014-11-24 17:58:10

7359

0

BUFG BUFG BUFGP BUFGDS 等含义以及使用

目前，大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计，对时
钟的周期、占空比、延时和抖动提出了更高的要求。为了满足同步时序设计的要求，一般在
FPGA 设计中采用全局时钟资源驱动设计的主时钟，以达到最低的时钟抖动和延迟。 FPGA
全局时钟资源一般使用全铜层工艺实现，并设计了专用时钟缓冲与驱动结构，从而使全局时
钟到达芯片内部的所有可配置单元(CLB)、I/O 单元(IOB)和选择性块 RAM(Block Select RAM)
的时延和抖动都为最小。为了适应复杂设计的需要，Xilinx 的 FPGA 中集成的专用时钟资源
与数字延迟锁相环(DLL)的数目不断增加，最新的 Virtex II 器件最多可以提供 16 个全局时
钟输入端口和 8 个数字时钟管理模块(DCM)。

BUFG,IBUFG,BUFGP,IBUFGDS.pdf

116.86 KB , 阅读权限: 20 , 下载次数: 18

只看该作者 淘帖0 举报

相关推荐

5 条评论

只看该作者

南盗 2015-5-2 18:07:20

看看，谢谢分享。

赞回复

胡小东 2015-5-1 16:53:33

呵呵呵，下下学学，

赞回复

duanhanhan 2014-12-4 16:55:05

好东西。
以前一直在时钟这卡住了。

赞回复

徐自耕 2014-12-3 01:15:17

学习新知识，不错的文档

赞回复

Elecfans管家 2014-11-28 15:37:44

好资料感谢分享！

赞回复

评论

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容图片侵权或者其他问题，请联系本站作侵删。侵权投诉

精选推荐

如何使用CAN通信如何实现对变频器的控制？

1512 浏览 1 评论
想请教一下华芯拓远的工程师关于ASIC芯片调试软件的问题

1295 浏览 0 评论
矩阵4x4个按键，如何把识别结果按编号01-16（十进制）显示在两个七段数码管上？

1503 浏览 0 评论
FPGA做深度学习能走多远？

922 浏览 0 评论
奇怪的CPLD问题：能下载，不工作

2300 浏览 0 评论

热门帖

高速总线背板设计

1452 浏览 35 评论
新技术VPX VME64总线介绍

5640 浏览 113 评论

快速回复 返回顶部 返回列表

关注微信公众号

电子发烧友网

电子发烧友论坛

社区合作: 刘勇; 联系电话：15994832713; 邮箱地址：liuyong@huaqiu.com

社区管理: elecfans短短; 微信：elecfans_666; 邮箱：users@huaqiu.com

返回 FPGA|CPLD|ASIC论坛

回复

关闭

站长推荐 /6

快速回复 返回顶部 返回列表

- 技术社区: HarmonyOS技术社区

RISC-V MCU技术社区

FPGA开发者技术社区

- OpenHarmony开源社区: OpenHarmony开源社区

- 嵌入式论坛: ARM技术论坛

STM32/STM8技术论坛

嵌入式技术论坛

单片机/MCU论坛

RISC-V技术论坛

瑞芯微Rockchip开发者社区

FPGA|CPLD|ASIC论坛

DSP论坛

- 电路图及DIY: 电路设计论坛

DIY及创意

电子元器件论坛

专家问答

- 电源技术论坛: 电源技术论坛

无线充电技术

- 综合技术与应用: 机器人论坛

USB论坛

电机控制

模拟技术

音视频技术

综合技术交流

上位机软件（C/Python/Java等）

- 无线通信论坛: WIFI技术

蓝牙技术

天线|RF射频|微波|雷达技术

- EDA设计论坛: PCB设计论坛

DigiPCBA论坛

Protel|AD|DXP论坛

PADS技术论坛

Allegro论坛

multisim论坛

proteus论坛|仿真论坛

KiCad EDA 中文论坛

DFM|可制造性设计论坛

- 测试测量论坛: LabVIEW论坛

Matlab论坛

测试测量技术

传感技术

- 招聘/交友/外包/交易/杂谈: 项目外包

供需及二手交易

工程师杂谈|交友

招聘|求职|工程师职场

- 官方社区: 发烧友官方/活动

华秋商城

华秋电路

time

recommend

hot

post

—
—
—

版
块
导
航