完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
|
|
相关推荐
2个回答
|
|
什么叫关键路径。
个人理解是,当静态时序分析是. 一条数据从A处传送到B寄存器端口(两处连接时组合逻辑)的时间延迟,导致寄存器B无法正常工作时,我们称之为“关键路径". 这个定义可能有点偏差, 但完全可以理解到硬件电路中。 关键路径就个人理解,有两个个原因 1.在A处传送到B寄存器,经过一些组合逻辑导致。 2.A处到B寄存器,物理位置比较远导致 第1种我目前所使用的方法有: a. 对于复杂的组合逻辑的算法进行优化; b.使用多周期方法. 第2种是跟逻辑密度、综合工具有关,我具体还没有其它好的想法? 待楼下补充....... |
|
|
|
受教了,谢谢。。。 |
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
1367 浏览 1 评论
助力AIoT应用:在米尔FPGA开发板上实现Tiny YOLO V4
1046 浏览 0 评论
2442 浏览 1 评论
2146 浏览 0 评论
矩阵4x4个按键,如何把识别结果按编号01-16(十进制)显示在两个七段数码管上?
2408 浏览 0 评论
1894 浏览 50 评论
6018 浏览 113 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-23 19:51 , Processed in 0.558540 second(s), Total 72, Slave 56 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号