完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
大家好,
请教个问题。 软件是ISE 13.1 。硬件是spartan 3a 和三星64Msdram。板子的FPGA的两个引脚D8、D9短接了,引出来通过一个电阻连接到sdram的时钟引脚。 问题是这样的,我在跑100MHz读写sdram的时候,经常出现sdram工作失常的现象。我怀疑是sdram相移引起的。请问该如何调整呢? 非常感谢! |
|
相关推荐
2个回答
|
|
1、首先有个小疑问,为何将FPGA的两个管脚短路输出,一般很少这样使用。
2、你的问题根据我的经验判断是由于时序约束的问题造成,由于xilinx的芯片特点,其走线路径变化比较大,所以需要加良好的约束,以保证整个同步电路的时间特性。 3、顺便说一下,一般来说,按照altera的SDRAM的应用经验,提供给SDRAM的CLK的管脚的时钟和FPGA内部的处理时钟,之间应该有一个相差,一般约为-63°。 评分 |
|
|
|
查看sdram的时序要求,通过锁相环建立满足的时序
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
1415 浏览 1 评论
助力AIoT应用:在米尔FPGA开发板上实现Tiny YOLO V4
1055 浏览 0 评论
2491 浏览 1 评论
2190 浏览 0 评论
矩阵4x4个按键,如何把识别结果按编号01-16(十进制)显示在两个七段数码管上?
2457 浏览 0 评论
1920 浏览 52 评论
6020 浏览 113 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-25 02:36 , Processed in 0.600369 second(s), Total 79, Slave 60 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号