完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
写了个程序里面调用了几个模块,quartus11.0编译时没有报错,但在modelsim仿真时提示一些信号already declared in this scope ,看了下程序,这些信号是子模块的一些输入输出信号,但在主程序中没有重复定义啊,只是对其做了必要的变量申明而已。希望能帮忙看下。
|
|
相关推荐
5个回答
|
|
我也遇到同样的问题,没办法,刚好那几个文件在顶层没有调用,在脚本里把它们屏蔽掉,就没有报错了,我也等待有高手能解决这个问题。。等待中
|
|
|
|
谢谢楼上了,我的问题解决了……
|
|
|
|
端口被重复定义 |
|
|
|
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
1254 浏览 1 评论
助力AIoT应用:在米尔FPGA开发板上实现Tiny YOLO V4
1031 浏览 0 评论
2319 浏览 1 评论
2034 浏览 0 评论
矩阵4x4个按键,如何把识别结果按编号01-16(十进制)显示在两个七段数码管上?
2291 浏览 0 评论
1782 浏览 48 评论
6001 浏览 113 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-19 17:20 , Processed in 0.521751 second(s), Total 54, Slave 46 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号