完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
|
** Error: E:ddr3_simsrccoregenddr3_model_parameters_c3.vh(1509): (vlog-2155) Global declarations are illegal in Verilog 2001 syntax.
** Error: E:ddr3_simsrccoregenddr3_model_parameters_c3.vh(1713): (vlog-2730) Undefined variable: 'TIS'. ** Error: E:ddr3_simsrccoregenddr3_model_parameters_c3.vh(1713): 'TIS' already declared in this scope (work). ** Error: E:ddr3_simsrccoregenddr3_model_parameters_c3.vh(1713): Verilog Compiler exiting 求大神指教怎么改 |
|
相关推荐
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
NVMe高速传输之摆脱XDMA设计53:如何测试队列管理功能
260 浏览 0 评论
NVMe高速传输之摆脱XDMA设计52:主要功能测试结果与分析4(NVMe 指令提交与完成机制测试)
891 浏览 0 评论
NVMe高速传输之摆脱XDMA设计51:主要功能测试结果与分析3 nvmePCIe高速存储 PCIe高速存储
561 浏览 0 评论
NVMe高速传输之摆脱XDMA设计50:主要功能测试结果与分析2 nvmePCIe高速存储
542 浏览 0 评论
NVMe高速传输之摆脱XDMA设计49:主要功能测试结果与分析1
1584 浏览 0 评论
4532 浏览 64 评论
/9
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2025-12-10 01:11 , Processed in 0.527756 second(s), Total 68, Slave 51 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191

淘帖
4229