[问答]

FPGA外挂DDR3硬件正常的自检方法？

6311

问答对人有帮助，内容完整，我也想知道答案 0 各位大虾，我想设计一个检测FPGA的外挂DDR3硬件是否有问题的程序。目前先做初级阶段工作，主要实现以下几点： 1、检测DDR3数据线DQ是否有错连和漏连（虚焊）的情况，如有找到对应的错误处； 2、DDR3内部存储单元自检，判断内存的每个存储单元是否能正常工作。关于第二点，网上的资料相对来说多一点，最简单的为march算法，遍历每个存储单元写入特定数据并读取做判断。但是对于第一个要求，没有找到什么资料，请大家给我一点思路或者一些相关资料，之前听人说有个什么“九步棋盘法”，但是也没有找到相关资料。谢谢大家了。其实对于第二点，我还有一个疑问，如果DQ两根线连反了是否对我的读写数据的正确性有影响，因为由于线连反了，我写入和读取时都是错误的，那么最终结果又变成了对的，对我们的设计貌似不产生影响。但是理论上连错了肯定会导致结果出错的，想不通，求各位大虾帮忙解惑，谢谢了。 0
2013-4-12 13:00:45　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 刘英该类别下有 31 个回答。邀请回答 chenbingjy 该类别下有 27 个回答。邀请回答 yoonssica 该类别下有 22 个回答。邀请回答 houxiaoxiao 该类别下有 17 个回答。邀请回答小萃米该类别下有 16 个回答。邀请回答小工兵该类别下有 16 个回答。邀请回答 Elecfans管家该类别下有 15 个回答。邀请回答薄迪该类别下有 14 个回答。邀请回答我爱妖妖该类别下有 14 个回答。邀请回答言尽于此33 该类别下有 14 个回答。邀请回答 hxing 该类别下有 13 个回答。邀请回答那些年儿ing 该类别下有 13 个回答。邀请回答平漂流该类别下有 13 个回答。邀请回答 1653344032.827400 该类别下有 12 个回答。邀请回答小麦地该类别下有 12 个回答。邀请回答科比如我该类别下有 12 个回答。邀请回答倪love 该类别下有 12 个回答。邀请回答 xiekaboy 该类别下有 12 个回答。邀请回答黄月明该类别下有 11 个回答。邀请回答 tutu1583 该类别下有 11 个回答。邀请回答举报刘晓路相关推荐 • 如何将FPGA内的数据传入DSP外部挂载的DDR3内呢？ 2780 • FPGA怎么对引脚进行分块？DDR3与FPGA的引脚连接 7967 • 请问FPGA与DDR3是否必须放置在同一层？ 2712 • 如何用中档FPGA实现高速DDR3存储器控制器？ 2926 • DDR3 SDRAM的简单代码如何编写 2797 • 请问AD9361正常工作需要DDR3吗？ 1964 • 基于FPGA的视频图形显示系统的DDR3多端口存储管理设计 2148 • DDR3地址线疑问解答 1208 • 关于FPGA外部的DDR3 DRAM怎么回事 2825 • 如何实现FPGA和DDR3 SDRAM DIMM条的接口设计？ 1528 2个回答