完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
HI，
我的FPGA是Kintex-7的XC7K410T-2FFG900。 我的DDR3是2Gb，由128Mb * 16组成。 DDR3数据速率为1600Mbps，因此我必须在HP BANK中使用VRN / VRP作为DCI和Vref IO。 最终，单个HP银行中只剩下46个IO。 但2Gb DDR3有48个IO，需要与FPGA结合使用。 现在，我已将DDR3的REST_N引脚放在其他BANK中。 但HP BANK仍然没有足够的IO来放置47个IO。 我的计划是将最高地址引脚（A13）拉到地。 这意味着我使用2Gb作为1Gb。 我可以这样做或任何方法吗？ 谢谢大家的回复！ 2Gb_DDR3_SDRAM.pdf 2903 KB 
0
|
|
相关推荐
5个回答
|
|
|
嗨，
如果您指的是从FPGA连接到DDR3的地址线，请遵循UG586中的终端线 如果你想在内存端终止DDR3的可用地址线，那么请联系内存供应商并确保你有特定的地址线在模式寄存器配置中没有任何作用 另请参阅以下链接以进行相关讨论 http://forums.xilinx.com/t5/MIG-Memory-Interface-Generator/DDR3-unused-signals-nc-grounded-or-pullup/m-p/449728 问候， Vanitha -------------------------------------------------- -------------------------------------------请在发布前进行谷歌搜索， 您可能会找到相关信息。请留下帖子 - “接受为解决方案”，如果提供的信息有用且回复，请给予赞誉 在原帖中查看解决方案 |
|
|
|
|
|
谢谢！
我的目标是将一个X16设备安装在一个HP银行中。 我出于某些原因无法禁用DM选项！ 同时，我将地址/控制线放在T1 / T2字节组中，因此不符合条件。 顺便说一下，如果我找到地线，我应该使用多少电阻值？ |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
嗨，
如果您指的是从FPGA连接到DDR3的地址线，请遵循UG586中的终端线 如果你想在内存端终止DDR3的可用地址线，那么请联系内存供应商并确保你有特定的地址线在模式寄存器配置中没有任何作用 另请参阅以下链接以进行相关讨论 http://forums.xilinx.com/t5/MIG-Memory-Interface-Generator/DDR3-unused-signals-nc-grounded-or-pullup/m-p/449728 问候， Vanitha -------------------------------------------------- -------------------------------------------请在发布前进行谷歌搜索， 您可能会找到相关信息。请留下帖子 - “接受为解决方案”，如果提供的信息有用且回复，请给予赞誉 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2379 浏览 7 评论
2794 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2261 浏览 9 评论
3335 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2427 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
754浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
543浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
364浏览 1评论
1960浏览 0评论
681浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1206
评论
淘帖
14841
