完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
回复本帖可获得 1 分积分奖励! 每人限 1 次(中奖概率 90%) |
verilog中多个模块的引用 先在顶层模块中引用一个数码管动态显示的模块: led_disp led ( .clk(clk), .disp_num(dis_num), .ledseg(ledseg), .ledcs(ledcs) ); 然后在这个led_disp动态显示的模块中再引用一个产生方波的模块,周期是10ms: // MSEC:half cycle ,value range 0-255 wave_signal #(.MSEC(5)) w1 ( .clk(clk), .reset_n(reset_n), .signal_out(timeflag) ); 在led_disp里面,用wave_signal的输出信号signal_out作为动态刷新数码管的驱动信号,编译过程也没有错误,但是实际运行的时候就不行了,数码不亮。 然后我改了一下,直接在顶层定义波形发生的模块,然后把输出信号signal_out引入到数码管动态显示的模块中,如下: wire timeflag; wave_signal #(.MSEC(5)) w1 ( .clk(clk), .reset_n(reset_n), .signal_out(timeflag) ); led_disp led ( .clk(clk), .disp_num(dis_num), .ledseg(ledseg), .ledcs(ledcs), .timeflag(timeflag) ); 于是乎,这样就可以了,正常工作。 为什么wave_signal 、led_disp要并行才可以,led_disp中再用wave_signal就不行了?模块不能嵌套吗? |
|
相关推荐
1个回答
|
|
问题找到,由于我的粗心,第一种方法中wave_signal模块的reset_n在led模块中没有定义。感谢21IC的Backkom80
http://bbs.21ic.com/icview-387261-1-1.html |
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
130 浏览 0 评论
求FPGA 驱动控制ltc2271 或者 ltc2180 或者 ltc2190或者 ltc2202 的代码
1369 浏览 0 评论
427 浏览 0 评论
求助:遇见诡异问题,FPGA模块A输出端口连接模块B输入后,模块A不能正常工作的
1521 浏览 1 评论
482 浏览 0 评论
4311 浏览 95 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-8-18 14:16 , Processed in 0.504142 second(s), Total 43, Slave 36 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191