如何在PCB上通过器件选择和布线达到降低噪声的目的？

  1 抑制噪声源
*在符合设计规格的前提下，使用最低频率的时钟以及最和缓的上升时间。
*如果时钟电路在电路板外，则将相关之时序电路(如MCU)靠近连接器，否
则，就放在母板中间。
* 将震荡器平放于PCB并接地。
* 尽可缩小时序信号的循环区域。
* 将数位I/O驱动器(digital I/O driver)放置于PCB外缘。
* 将进入PCB的信号予以适当滤波。
* 将离开PCB的噪声信号予以适当滤波。
* 使用碟状陶瓷电容(disk ceramic capacitor)或是多层陶瓷电容(multilayer
ceramic capacitor) 做为数位逻辑IC的削尖电容。
* 尽量将数位IC之despiking capacitor靠近IC旁边。
* 使用排线包装的OP放大器，将"+"端接地，以"-"端作为输入信号端。
* 提供适当的突波阻尼(surge absorber)给继电器线圈。
* 使用45度角(圆弧更佳)的绕线以取代90度角来减少高频辐射。
* 如果需要，在产生高频噪声的电源线用feed-through capacitor连接外部。
* 如果需要，在产生高频噪声的电源线串接陶铁磁珠(ferrite bead)以滤除高频
噪声。
* 将shield cable两端均接地(但并非作为地线)，以降低电磁辐射。
2 减少噪声耦合
* 如果经济许可，使用多层电路板来分开PCB上不同性质的电路。4层板
PCB，通常外面的两层为讯号，中间两层为电源层(power layer)与地线层
(ground layer)。如电路板为数位类比混合电路，应将数位与类比的跑线分
别布线，最后再将地线予以单点连接。
* 对单层及双层线路板使用单点电源和接地的布局。如采用双层线路板制作以
微处理器为基础的控制板(数位类比混合电路)，则应特别注意数位与类比电
路『电源线』与『地线』的布局。
* 选用芯片组以缩短时序的传输线。
* 将digital I/O芯片组安置于PCB边缘并靠近连接器。
* 高速逻辑闸仅限用于特定功能之电路。
* 对电源和接地使用宽绕线。
* 保持时序绕线、汇流排和芯片致能与I/O脚位和连接器分隔开。
* 尽量将数位信号线路(尤其是时钟信号)远离类比输入和电压参考脚位。
* 当与混合信号转换器并用时，勿将数位和类比线路相交，信号的绕线要彼此
远离。
* 分隔噪声与低阶类比讯号脚位。
* 将时序信号与I/O信号垂直绕线。
* 将时序电路远离I/O讯号线。
二、PCB制版电容选择
印制板中有接触器、继电器、按钮等元件时．操作它们时均会产生较大火花放电，必须采
用RC吸收电路来吸收放电电流。一般R取1~2kΩ，C取2.2~4.7μF
一般的10PF左右的电容用来滤除高频的干扰信号,0.1UF左右的用来滤除低频的纹波干扰,还
可以起到稳压的作用
滤波电容具体选择什么容值要取决于你PCB上主要的工作频率和可能对系统造成影响的谐波
频率，可以查一下相关厂商的电容资料或者参考厂商提供的资料库软件，根据具体的需要
选择。至于个数就不一定了，看你的具体需要了，多加一两个也挺好的，暂时没用的可以
先不贴，根据实际的调试情况再选择容值。如果你PCB上主要工作频率比较低的话，加两个
电容就可以了，一个虑除纹波，一个虑除高频信号。如果会出现比较大的瞬时电流，建议
再加一个比较大的钽电容。
其实滤波应该也包含两个方面，也就是各位所说的大容值和小容值的，就是去耦和旁路。
原理我就不说了，实用点的，一般数字电路去耦0.1uF即可，用于10M以下；20M以上用1到
10个uF，去除高频噪声好些，大概按C=1/f  。旁路一般就比较的小了，一般根据谐振频率
一般为0.1或0.01uF
说到电容，各种各样的叫法就会让人头晕目眩，旁路电容，去耦电容，滤波电容等等，其
实无论如何称呼，它的原理都是一样的，即利用对交流信号呈现低阻抗的特性，这一点可
以通过电容的等效阻抗公式看出来：Xcap=1/2лfC，工作频率越高，电容值越大则电容的
阻抗越小.。在电路中，如果电容起的主要作用是给交流信号提供低阻抗的通路，就称为旁
路电容；如果主要是为了增加电源和地的交流耦合，减少交流信号对电源的影响，就可以
称为去耦电容；如果用于滤波电路中，那么又可以称为滤波电容；除此以外，对于直流电
压，电容器还可作为电路储能，利用冲放电起到电池的作用。而实际情况中，往往电容的
作用是多方面的，我们大可不必花太多的心思考虑如何定义。本文里，我们统一把这些应
用于高速PCB设计中的电容都称为旁路电容.
电容的本质是通交流，隔直流，理论上说电源滤波用电容越大越好。
但由于引线和PCB布线原因，实际上电容是电感和电容的并联电路，
（还有电容本身的电阻，有时也不可忽略）
这就引入了谐振频率的概念：ω=1/(LC)1/2
在谐振频率以下电容呈容性，谐振频率以上电容呈感性。
因而一般大电容滤低频波，小电容滤高频波。
这也能解释为什么同样容值的STM封装的电容滤波频率比DIP封装更高。
至于到底用多大的电容，这是一个参考
            电容谐振频率
电容值       DIP (MHz)      STM (MHz)
1.0μF                2.5                     5
0.1μF                 8                     16
0.01μF              25                     50
1000pF             80                    160
100 pF              250                   500
10 pF                800                1.6(GHz)
不过仅仅是参考而已，用老工程师的话说——主要靠经验。
更可靠的做法是将一大一小两个电容并联，
一般要求相差两个数量级以上，以获得更大的滤波频段。
一般来讲，大电容滤除低频波，小电容滤除高频波。电容值和你要滤除频率的平方成反比
。
具体电容的选择可以用公式C=4Pi*Pi  /(R * f * f )
电源滤波电容如何选取，掌握其精髓与方法，其实也不难。
1）理论上理想的电容其阻抗随频率的增加而减少(1/jwc),但由于电容两端引脚的电感效应
,这时电容应该看成是一个LC串连谐振电路,自谐振频率即器件的FSR参数,这表示频率大于
FSR值时,电容变成了一个电感,如果电容对地滤波,当频率超出FSR后,对干扰的抑制就大打
折扣,所以需要一个较小的电容并联对地,可以想想为什么?
原因在于小电容,SFR值大,对高频信号提供了一个对地通路,所以在电源滤波电路中我们常
常这样理解:大电容虑低频,小电容虑高频,根本的原因在于SFR(自谐振频率)值不同,当然也
可以想想为什么?如果从这个角度想,也就可以理解为什么电源滤波中电容对地脚为什么要
尽可能靠近地了.
2)那么在实际的设计中,我们常常会有疑问,我怎么知道电容的SFR是多少?就算我知道SFR值
,我如何选取不同SFR值的电容值呢?是选取一个电容还是两个电容?
电容的SFR值和电容值有关,和电容的引脚电感有关,所以相同容值的0402,0603,或直插式电
容的SFR值也不会相同,当然获取SFR值的途径有两个,1)器件Data sheet,如22pf0402电容的
SFR值在2G左右, 2)通过网络分析仪直接量测其自谐振频率,想想如何量测?S21?
知道了电容的SFR值后,用软件仿真,如RFsim99,选一个或两个电路在于你所供电电路的工作
频带是否有足够的噪声抑制比.仿真完后,那就是实际电路试验,如调试手机接收灵敏度时,
LNA的电源滤波是关键,好的电源滤波往往可以改善几个dB.

在PCB设计中，降低噪声是非常重要的，因为它可以影响电路的性能和可靠性。以下是一些建议，可以帮助您在PCB上通过器件选择和布线达到降低噪声的目的：

1. 选择合适的器件：
   a. 选择低噪声元件：在设计过程中，选择低噪声的元件，如低噪声放大器、低噪声电源等，可以减少电路中的噪声。
   b. 使用屏蔽元件：对于敏感信号，使用屏蔽元件可以减少外部电磁干扰的影响。

2. 布线设计：
   a. 保持信号线短且直：短且直的信号线可以减少信号的衰减和反射，从而降低噪声。
   b. 避免信号线与电源线平行：信号线与电源线平行会增加电磁干扰，尽量使它们垂直或交叉。
   c. 使用地线隔离：在信号线和电源线之间放置地线，可以减少电磁干扰。
   d. 避免环路：尽量减少环路面积，因为环路会产生电磁辐射和接收干扰。
   e. 差分走线：对于高速信号，使用差分走线可以减少共模噪声。

3. 电源设计：
   a. 使用去耦电容：在电源线上放置去耦电容，可以减少电源噪声对电路的影响。
   b. 选择合适的电源：使用低噪声电源模块，可以降低电源噪声。

4. 地线设计：
   a. 单点接地：尽量使用单点接地，避免多点接地产生的地环路。
   b. 分割地平面：对于高频信号，可以将地平面分割成多个区域，以减少地平面之间的干扰。

5. 屏蔽和隔离：
   a. 使用屏蔽材料：在敏感电路周围使用屏蔽材料，可以减少外部电磁干扰。
   b. 隔离敏感信号：对于敏感信号，可以使用隔离器件，如光耦、变压器等，以减少噪声。

通过以上方法，您可以在PCB上通过器件选择和布线达到降低噪声的目的。在设计过程中，需要根据具体的应用场景和要求，综合考虑各种因素，以达到最佳的噪声抑制效果。