[问答]

使用TLC7524做数模转换，有什么好方法可以去除上电高电平输出？

问答对人有帮助，内容完整，我也想知道答案 0 大家好，我在使用TLC7524做数模转换，在上电的一瞬间有接近100ms的最高值电压输出。如果将WR脚用1K电阻拉到地（此引脚未连接其他电路），则时间缩短至1ms以内，但仍然无法彻底消除。请问有什么好方法可以去除上电高电平输出，以下是原理图： 0 本主题由 Harmony技术专家于 2025-1-24 10:35 审核通过
2025-1-24 07:32:47　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 新星之火12138 该类别下有 83 个回答。邀请回答 heks 该类别下有 75 个回答。邀请回答 wang21cj 该类别下有 72 个回答。邀请回答普罗旺斯的薰衣草该类别下有 69 个回答。邀请回答 hgimtk 该类别下有 64 个回答。邀请回答 chm5 该类别下有 62 个回答。邀请回答风动影随该类别下有 55 个回答。邀请回答 lksas 该类别下有 54 个回答。邀请回答 zhhx1985 该类别下有 53 个回答。邀请回答站着幻想该类别下有 52 个回答。邀请回答 hfgsd 该类别下有 51 个回答。邀请回答青上也该类别下有 50 个回答。邀请回答 zhouxk 该类别下有 50 个回答。邀请回答 kghfh 该类别下有 50 个回答。邀请回答 blueshine 该类别下有 50 个回答。邀请回答 fdhsfagd 该类别下有 50 个回答。邀请回答你又知道了该类别下有 50 个回答。邀请回答 dsdfshf 该类别下有 49 个回答。邀请回答深海零下一度1 该类别下有 49 个回答。邀请回答 ufydsyfsf 该类别下有 49 个回答。邀请回答举报江根磊相关推荐 • 在TLC7524的DAC产生一个正弦波，在每个电平的跳变间隙都会出现小的毛刺，是正常的吗？ 476 • TLC7524做浮点放大时，改变放大倍数时会有脉冲如何去掉? 352 • 数模转换器TLC5615的输出做基准电压，纹波太大怎么处理？ 7269 • 使用tlc7524cn做DAC转换，通过改变D0~D7的值，测量ref的电压，发现输出不变并且基本为0，为什么？ 302 • FPGA上电瞬间IO管脚输出的高电平怎么消除呢？ 5447 • TLC5628的LOAD和80C51的P2.2连接输出高电平引脚就短路是怎么回事？ 2427 • 在FPGA上电启动时应该怎么做才能使避免高电平会闪一次的这种情况？ 6455 • GPIO上电开始的默认输出电平怎么修改？ 774 • 数模芯片AD5383使用发现LOAD引脚上电就是高电平 2625 • 关于da转换器TLC7528与单片机系统 3788 2个回答

答案对人有帮助，有参考价值 0 你描述的最高值电压输出是在DAC的OUT1测量的还是在运放的输出测量的，能否提供下波形？

2025-1-24 09:33:18 评论举报 h1654155275.5969

答案对人有帮助，有参考价值 0 为了消除TLC7524上电时的高电平输出，您可以尝试以下几种方法： 1. 使用上电复位电路（Power-on Reset, POR）：在您的电路中添加一个上电复位电路，可以在上电时将输出电压拉低至0V。这可以通过使用一个RC延时电路和一个NPN晶体管来实现。当电源上电时，RC延时电路会逐渐充电，直到晶体管导通，将输出电压拉低至0V。当电源稳定后，RC延时电路会放电，使晶体管截止，恢复正常输出。 2. 使用外部上拉电阻：在您的电路中添加一个外部上拉电阻，将WR脚拉高至高电平。这样可以确保在上电时，WR脚被拉高，从而避免输出高电平。您可以尝试使用不同的电阻值，以找到最佳的电阻值。 3. 使用软件控制：在您的微控制器代码中，添加一个初始化过程，确保在上电时将WR脚设置为低电平。这样可以确保在上电时，输出电压被拉低至0V。在初始化过程完成后，您可以将WR脚设置为高电平，恢复正常输出。 4. 使用电源管理芯片：使用一个电源管理芯片，如线性稳压器或开关稳压器，可以确保电源在上电时稳定输出。这样可以减少上电时的电压波动，从而减少高电平输出的可能性。 5. 优化电源电路设计：检查您的电源电路设计，确保电源在上电时能够稳定输出。这可能包括使用合适的滤波电容、电感和稳压器等元件。总之，您可以尝试上述方法中的一种或多种，以消除TLC7524上电时的高电平输出。根据您的具体需求和电路设计，选择最适合您的解决方案。

2025-1-24 16:00:46 评论举报贾桂林