[问答]

做一个测量系统，待测信号输出阻抗很高，模拟前端怎么设计？

问答对人有帮助，内容完整，我也想知道答案 0 我最近在做一个测量系统，待测信号输出阻抗很高，约为400K欧姆，输出频率40KHz，最大输出范围±50V。我用10M欧姆电阻分压，再用运放跟随进行测量，测得直流分量衰减约5%，交流分量衰减很大，约80%。我分析是输入有交流信号时，输入电阻上产生了并联的电容效应，使得整个输入阻抗降低，输入阻抗上的压降变低。所以想请教各位高人，我这样分析是否合理？有没有什么好的方法测量这种输出阻抗很高、同时信号频率也比较高的信号？先谢谢啦！ 0 本主题由 Harmony技术专家于前天 16:43 审核通过
前天 07:19　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 新星之火12138 该类别下有 60 个回答。邀请回答 heks 该类别下有 59 个回答。邀请回答普罗旺斯的薰衣草该类别下有 55 个回答。邀请回答 lksas 该类别下有 47 个回答。邀请回答 wang21cj 该类别下有 46 个回答。邀请回答 chm5 该类别下有 45 个回答。邀请回答 hgimtk 该类别下有 45 个回答。邀请回答颜刚YanG 该类别下有 43 个回答。邀请回答 fdhsfagd 该类别下有 42 个回答。邀请回答 ggfx 该类别下有 41 个回答。邀请回答站着幻想该类别下有 41 个回答。邀请回答 zhhx1985 该类别下有 41 个回答。邀请回答 huzp_bbs 该类别下有 41 个回答。邀请回答 K_Ming 该类别下有 40 个回答。邀请回答风动影随该类别下有 40 个回答。邀请回答 zhouxk 该类别下有 39 个回答。邀请回答 lifei639156 该类别下有 39 个回答，其中被选为最佳答案 1 次。邀请回答潘涛12345 该类别下有 39 个回答。邀请回答 kghfh 该类别下有 39 个回答。邀请回答 kingnet6688 该类别下有 38 个回答。邀请回答举报王尚岱相关推荐 • 请问芯片输出阻抗怎么测量？ 5279 • 如何测量一个恒流电源的输出阻抗？ 5772 • 如何测量仪表输出阻抗 4864 • HP bank IO信号的输出阻抗是多少？ 1490 • 一种用射频功率管在实际工作条件下的输入输出阻抗测量方法介绍 2382 • AD7824的输入阻抗匹配实测偏高 2176 • 一般AD芯片数字口的输出阻抗是多少？ 356 • 如何正确的设置信号源和待测器件阻抗得到一个正确的输出？ 1072 • 请问怎样去设计一款高阻抗信号测量系统？ 907 • 请问如何通过万用表测量运放的输入输出阻抗 17852 2个回答

答案对人有帮助，有参考价值 0 用高输入阻抗的运放跟随, 不要分压可以么? 如果电阻分压导致了衰减, 也可以用增益补偿上去

前天 14:08 评论举报李红霞

答案对人有帮助，有参考价值 0 您的分析是合理的。在这种情况下，确实可能存在输入电阻上的并联电容效应，导致输入阻抗降低，从而影响测量结果。为了测量这种高输出阻抗和高频率的信号，您可以考虑以下几种方法： 1. 使用高输入阻抗的运放：选择一款具有高输入阻抗的运放，可以减少输入电阻上的并联电容效应。例如，您可以选择一款输入阻抗在10^12欧姆以上的运放。 2. 增加输入电容：在运放输入端增加一个较大的电容，可以减少输入电阻上的并联电容效应。这样可以提高输入阻抗，降低输入阻抗上的压降。 3. 使用差分放大器：差分放大器可以有效抑制共模干扰，提高测量精度。您可以考虑使用差分放大器来测量这种高输出阻抗和高频率的信号。 4. 采用阻抗匹配技术：通过在待测信号和测量系统之间增加一个阻抗匹配网络，可以使信号传输更加稳定，减少信号衰减。 5. 使用高速采样ADC：为了测量高频率信号，您需要使用高速采样ADC。这样可以确保信号在采样过程中不失真。 6. 考虑使用数字信号处理技术：在模拟信号转换为数字信号后，您可以使用数字信号处理技术来提取所需的信号信息，例如使用滤波器来消除噪声和干扰。综上所述，您可以尝试以上方法来测量这种高输出阻抗和高频率的信号。希望这些建议对您有所帮助！

前天 18:03 评论举报李军