[问答]

DAC3482用CDCE62005做时钟发生器，产生的FIFO-OSTR又经过了时钟缓冲器CDCP1803，CDCP1803的作用是什么？

问答对人有帮助，内容完整，我也想知道答案 0 DAC3482评估板用CDCE62005做时钟发生器，它产生的FIFO-OSTR又经过了时钟缓冲器CDCP1803，之后才输出到DA作FIFO同步信号，这里的CDCP1803做什么？之前问了又人说分频，但是分频完全可以在CDCE62005里完成啊，不需要另加时钟缓冲器啊？ 0 本主题由 Harmony技术专家于昨天 15:36 审核通过
前天 12:38　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 新星之火12138 该类别下有 58 个回答。邀请回答 heks 该类别下有 57 个回答。邀请回答普罗旺斯的薰衣草该类别下有 55 个回答。邀请回答 lksas 该类别下有 46 个回答。邀请回答 wang21cj 该类别下有 45 个回答。邀请回答 chm5 该类别下有 45 个回答。邀请回答 hgimtk 该类别下有 44 个回答。邀请回答 fdhsfagd 该类别下有 42 个回答。邀请回答 huzp_bbs 该类别下有 41 个回答。邀请回答 ggfx 该类别下有 41 个回答。邀请回答颜刚YanG 该类别下有 40 个回答。邀请回答 zhhx1985 该类别下有 40 个回答。邀请回答 kghfh 该类别下有 39 个回答。邀请回答 zhouxk 该类别下有 39 个回答。邀请回答 K_Ming 该类别下有 39 个回答。邀请回答潘涛12345 该类别下有 39 个回答。邀请回答深海零下一度1 该类别下有 38 个回答。邀请回答风动影随该类别下有 38 个回答。邀请回答 HengDu 该类别下有 38 个回答。邀请回答站着幻想该类别下有 38 个回答。邀请回答举报张鑫相关推荐 • 每个DAC5681使用1片FPGA+cdce62005管理，4路同步输出时，用DAC5681的SYNC控制还是CDCE62005的SYNC信号控制？ 71 • CDCE62005第0通道没有时钟输出 1715 • 为什么CDCE72010时钟频率增加3/2会导致DAC中产生的正弦波频率降低2/3？ 1522 • DAC3482在字输入模式下，FIFO的输出时钟速率为什么是DACCLK/2/插值因子？ 24 • EVM6670删除CDCE62002 885 • 6678时钟设计 4588 • CDCE62005如果需要输出1.25GHz的频率，是否需要输入1.25GHz的时钟？ 171 • CDCE62005是否可以同时产生1.25GHz、62.5MHz、33MHz？ 235 • 使用DAC3482想出一个255M的正弦波，在728MHz位置有一个很高杂散，为什么？ 47 • 时钟发生器的相位噪声和抖动性能为什么会影响到数据转换器？ 2731 2个回答

答案对人有帮助，有参考价值 0 CDCP1803 是可编程除法器的 1:3 LVPECL 时钟缓冲器. 作为评估板, 在展示功能的同时, 顺便也展示一下相关器件的功能也是可能的. 应用中, 你可以测试验证后省掉一下器件

昨天 14:20 评论举报乔丽娜

答案对人有帮助，有参考价值 0 CDCP1803 是一款高速差分时钟缓冲器，它的作用主要是对时钟信号进行缓冲和放大，以确保信号在传输过程中的稳定性和完整性。在DAC3482评估板中，CDCE62005作为时钟发生器产生FIFO-OSTR信号，然后经过CDCP1803进行处理，最后输出到DAC作为FIFO同步信号。虽然CDCE62005可以实现分频功能，但是使用CDCP1803作为时钟缓冲器有以下几个原因： 1. 信号完整性：在高速信号传输过程中，信号可能会受到干扰或衰减，导致信号质量下降。使用CDCP1803可以对信号进行缓冲和放大，提高信号的完整性。 2. 差分信号：CDCP1803是一款差分时钟缓冲器，它可以将单端信号转换为差分信号，提高信号的抗干扰能力。在高速信号传输中，差分信号比单端信号更稳定，更不容易受到干扰。 3. 负载驱动能力：CDCP1803具有较高的负载驱动能力，可以驱动更多的负载，满足DAC3482评估板中对时钟信号的需求。 4. 灵活性：虽然CDCE62005可以实现分频功能，但是使用CDCP1803可以提供更多的灵活性，例如在不同的应用场景下，可以根据需要对时钟信号进行调整。综上所述，CDCP1803在DAC3482评估板中的作用主要是对时钟信号进行缓冲、放大和差分处理，以确保信号的稳定性和完整性。虽然CDCE62005可以实现分频功能，但是使用CDCP1803可以提供更多的灵活性和信号完整性。

昨天 17:39 评论举报孙成红