[问答]

请问DDC112U CLK的正确波形应该是什么样的?

问答对人有帮助，内容完整，我也想知道答案 0 目前在使用DDC112UK采集数据, 在想办法降低电源纹波时发现CLK的波形对A/D读值会有影响. CLK是从MCU直接供过来的, 中间串了个10ohm电阻, 由于线路较长, CLK的上/下冲已有所圆滑. 这个CLK是将MCU供过来时钟信号中间加了个RC(10ohm电阻+100pF)低通, 因此CLK更接近正弦波. 我的MCU和DDC112U是独立5V供电的, 当系统全部其他条件都不变时, A/D读值会相差一倍, 请问, 正确的CLK波形应该什么样? 谢谢 0 本主题由 Harmony技术专家于 2024-12-17 10:32 审核通过
2024-12-17 07:32:40　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 新星之火12138 该类别下有 83 个回答。邀请回答 heks 该类别下有 75 个回答。邀请回答 wang21cj 该类别下有 72 个回答。邀请回答普罗旺斯的薰衣草该类别下有 69 个回答。邀请回答 hgimtk 该类别下有 64 个回答。邀请回答 chm5 该类别下有 62 个回答。邀请回答风动影随该类别下有 55 个回答。邀请回答 lksas 该类别下有 54 个回答。邀请回答 zhhx1985 该类别下有 53 个回答。邀请回答站着幻想该类别下有 52 个回答。邀请回答 hfgsd 该类别下有 51 个回答。邀请回答你又知道了该类别下有 50 个回答。邀请回答青上也该类别下有 50 个回答。邀请回答 zhouxk 该类别下有 50 个回答。邀请回答 kghfh 该类别下有 50 个回答。邀请回答 blueshine 该类别下有 50 个回答。邀请回答 fdhsfagd 该类别下有 50 个回答。邀请回答 ufydsyfsf 该类别下有 49 个回答。邀请回答 dsdfshf 该类别下有 49 个回答。邀请回答深海零下一度1 该类别下有 49 个回答。邀请回答举报陈存楼相关推荐 • DDC112U数据转换，转换结果一直是0，是什么原因导致的？ 348 • AD7779 DRDY引脚输出应该是什么样的波形？ 438 • 请问AD6620的CLK是进入DDC时的数据采样时钟吗？ 2321 • USB电流应该是什么样的Pickit 3？ 1052 • 请教一下DDC112的几个问题 3286 • SDIO_CLK的Waveform是什么样子的？ 414 • 请问如何在DDC112上使用外部积分电容器？ 1912 • 大众电子助力转向G269扭矩传感器工作原理，输出信号应该是什么样，求了解的大神帮助 14447 • DDC112的数字接口和控制的信号电平时CMOS电平？ 430 • 求DDC112芯片基于STM32的驱动程序 2680 2个回答

答案对人有帮助，有参考价值 0 10Mhz的系统时钟CLK吗？这个应该是个方波。

2024-12-17 10:29:59 评论举报訾存贵

答案对人有帮助，有参考价值 0 DDC112U CLK的正确波形应该是一个干净的方波信号，具有清晰的上升沿和下降沿。方波信号的特点是其在高电平和低电平之间快速切换，没有过度的圆滑或斜坡。这样的波形有助于确保数据采集的准确性和稳定性。根据您的描述，CLK信号在传输过程中受到了影响，导致波形变得圆滑，这可能是由于线路较长和RC低通滤波器的影响。为了改善CLK波形，您可以尝试以下方法： 1. 缩短线路长度：减少线路长度可以降低信号衰减和干扰，从而改善波形。 2. 使用差分信号：差分信号可以减少共模干扰，提高信号完整性。 3. 优化RC滤波器：调整RC滤波器的参数，使其更适合您的应用需求。例如，可以尝试使用不同的电阻和电容值，以获得更好的波形。 4. 使用高速数字隔离器：在MCU和DDC112U之间使用高速数字隔离器，可以减少信号干扰，提高信号完整性。 5. 检查电源纹波：确保MCU和DDC112U的电源纹波在可接受的范围内，以避免对CLK波形和A/D读值产生影响。 6. 检查地线布局：确保地线布局合理，以减少地线环路和干扰。通过以上方法，您可以尝试改善CLK波形，从而降低电源纹波对A/D读值的影响。希望这些建议对您有所帮助。

2024-12-17 18:09:02 评论举报张桂英