ADS127L01的CS一直拉低，读8个寄存器值不对，是哪里出了问题？

• ADS127L01 菊花链连接是否有问题， CS一直拉低。读8个寄存器值不对，是否是有时序问题。
  
• 
  
  读8个寄存器：
  
  
  
  
  时序如下：
  
  
  

1>写配置寄存，使其SPI接口超时复位功能打开；
2>读写寄存器间隔一定时间，使相邻时刻间隔大于SPI接口复位时钟数；

代码：
                      case (ctrl_state_r)
                                CTRL_STATE_IDLE : begin
                                        if(wait_cnt_r < CTRL_WAIT_TICKS) begin
                                                wait_cnt_r <= wait_cnt_r + 32'd1;
                                        end
                                        else  begin
                                                wait_cnt_r                  <= 32'd0;
                                                req_wr_pulse_r         <= 1'b0;
                                                req_rd_pulse_r  <= 1'b0;
                                                ctrl_state_r    <= CTRL_WR_REG_STATE;
                                        end
                                end
                               
                                CTRL_WR_REG_STATE : begin
                                        if (req_clk_cnt_r < 16'd1) begin
                                                req_wr_pulse_r <= 1'b1;
                                                req_clk_cnt_r  <= req_clk_cnt_r + 4'd1;
                                        end
                                        else begin
                                                req_wr_pulse_r <= 1'b0;                                       
                                                if(wait_cnt_r < CTRL_WAIT_TICKS) begin
                                                        wait_cnt_r <= wait_cnt_r + 32'd1;
                                                end
                                                else  begin
                                                        wait_cnt_r                 <= 32'd0;
                                                        req_clk_cnt_r  <= 4'd0;
                                                        ctrl_state_r         <= CTRL_RD_REG_STATE;
                                                end
                                        end
                                end
                                CTRL_RD_REG_STATE : begin
                                        if (req_clk_cnt_r < 16'd1) begin                                       
                                                req_rd_pulse_r <= 1'b1;
                                                req_clk_cnt_r  <= req_clk_cnt_r + 4'd1;
                                        end
                                        else begin
                                                req_rd_pulse_r <= 1'b0;
                                                if(wait_cnt_r < CTRL_WAIT_TICKS) begin
                                                        wait_cnt_r <= wait_cnt_r + 32'd1;
                                                end
                                                else  begin
                                                        wait_cnt_r                 <= 32'd0;
                                                        req_clk_cnt_r  <= 4'd0;
                                                        ctrl_state_r         <= CTRL_RD_DATA_STATE;
                                                end
                                        end
                                end
                                CTRL_RD_DATA_STATE: begin
                                        if(adc_reload) begin
                                                ctrl_state_r         <= CTRL_STATE_IDLE;
                                        end
                                        else begin
                                                ctrl_state_r   <= ctrl_state_r;
                                        end
                                end
                                default: begin
                                        req_wr_pulse_r        <=  1'b0;
                                        req_rd_pulse_r        <=  1'b0;
                                        ctrl_state_r        <=         CTRL_STATE_IDLE;
                                        req_clk_cnt_r        <=  4'd0;
                                        wait_cnt_r                 <= 32'd0;
                                end
                        endcase

根据您提供的信息，ADS127L01的CS（片选）一直拉低，导致读取8个寄存器值不正确。这可能是由以下几个原因导致的：

1. 菊花链连接问题：请检查您的ADS127L01模块之间的菊花链连接是否正确。确保每个模块的DOUT（数据输出）连接到下一个模块的DIN（数据输入），并且所有模块的CS、CLK（时钟）和DRDY（数据就绪）信号都正确连接。

2. 时序问题：请检查您的读取寄存器的时序是否正确。以下是读取8个寄存器的典型时序：

   a. 将CS拉低，激活ADS127L01模块。
   b. 发送8个寄存器地址（例如，0x00、0x01、0x02、0x03、0x04、0x05、0x06、0x07）。
   c. 对于每个寄存器地址，等待DRDY信号变为高电平，表示数据就绪。
   d. 读取数据。
   e. 将CS拉高，关闭ADS127L01模块。

3. 电源问题：请检查您的ADS127L01模块的电源是否稳定，以及电源电压是否在规定的范围内（通常为2.0V至3.6V）。

4. 硬件故障：如果以上问题都排除了，那么可能是ADS127L01模块本身存在硬件故障。您可以尝试更换模块以排除硬件故障的可能性。

请按照以上步骤检查和解决问题。希望这些信息能帮助您找到问题所在并解决问题。