[问答]

DAC38RF84IAAV初始化完成后，读寄存器0x05的值，发现低3位都是1，为什么？

问答对人有帮助，内容完整，我也想知道答案 0 1）初始化完成后，读寄存器0x05的值，发现低3位都是1，说明DAC PLL和Serdes PLL都没有锁定，但可以测到CLKOUT脚上有输出，而且频率也和配置的频率一样。我同时也使能了Serdes PLL在ALARM脚上的输出（根据手册，如下图），应该是Serdes PLL输出频率的80分频，但在ALARM脚上测不到任何输出。 2） DAC正常工作下，SYNC信号在上电时默认是高，初始化完成后会变低。但现在SYNC始终保持高，初始化完成后也没有变低。所有配置的寄存器及顺序如下： 0x00FF0000, //0x7F 0x00019A85, // IO_CONFIG enable 4 wire SPI 0x00860000, //0x06 read 0x00090004, //PAGE_SET 0x00230000, // SLEEP_CNTL 0x000C4F00, //CLK_OUT 0x001B0020, // DTEST 0x00240803, // SYSR_CAPTURE enable sysref monitor 0x000B0000, //SLEEP_CONFIG 0x003B1001, //SRDS_CLK_CFG dacclk pll 1.6G/3=533.33M (3B9001) 0x003C9851, //SRDS_PLL_CFG MPY 0x28(5x)/VRANGE 0 0x003E0C29, //SRDS_CFG2 RATE half 0x00336410, //PLL_CONFIG2 0x00311438, //PLL_CONFIG1 dac pll N=8/ N in reset to set M 0x00320308, //PLL_CONFIG1 dac pll M=4 0x00310438, //PLL_CONFIG1 dac pll N=8/ N out of reset 0x00090001, //PAGE_SET 0x000C27F7, //MULtiDUC_CFG2 enable NCO 0x001E0000, //FREQ_NCOAB set NCO frequency 0x001F0000, //FREQ_NCOAB set NCO frequency 0x00200000, //FREQ_NCOAB set NCO frequency 0x000D8000, //JESD_FIFO set SPI_TXENABLE to 0 0x000A060F, //MULTIDUC_CFG1 INTERP 12 0x00256600, // SERDES_CLK 0x004C1303, // JESD_K_L 20 0x004B1300, //JESD_RBD_F 0x004D0100, //JESD_M_S 0x004E0F6F, //JESD_N_HD_SCR scramble on 0x004A0F03, //JESD_LN_EN 0x00090002, //PAGE_SET 0x000C27F7, //MULTIDUC_CFG2 enable NCO 0x001E0000, //FREQ_NCOAB set NCO frequency 0x001F0000, //FREQ_NCOAB set NCO frequency 0x00200000, //FREQ_NCOAB set NCO frequency 0x000D8000, //JESD_FIFO set SPI_TXENABLE to 0 0x000A060F, //MULTIDUC_CFG1 INTERP 12 0x00256600, // SERDES_CLK 0x004C1303, // JESD_K_L 20 0x004B1300, //JESD_RBD_F 0x004D0100, //JESD_M_S 0x004E0F6F, //JESD_N_HD_SCR scramble on 0x004A0F03, //JESD_LN_EN 0x00090001, //PAGE_SET 0x00240000, //SYSREF_CLKDIV Don't use SYSREF pulse 0x005C0000, //JESD SYSREF Mode Don't use SYSREF pulse 0x00090002, //PAGE_SET 0x00240000, //SYSREF_CLKDIV Don't use SYSREF pulse 0x005C0000, //JESD SYSREF Mode Don't use SYSREF pulse 0x00090004, //PAGE_SET 0x000AF000, //CLK_CONFIG sync the clock divider 0x008AF000, //空一个周期来保证有至少两个sysref上升沿 0x000A7000, //CLK_CONFIG finish sync the clock divider 0x00090000, //PAGE_SET 0x00007861, //RESET_CONFIG only one link used/Put JESD204B core in reset 0x00090001, //PAGE_SET 0x00240020, //SYSREF_CLKDIV Sync CDRV 0x005C0003, //JESD SYSREF Mode Sync JESD204B blocks 0x00090002, //PAGE_SET 0x00240020, //SYSREF_CLKDIV Sync CDRV 0x005C0003, //JESD SYSREF Mode Sync JESD204B blocks 0x00090000, //PAGE_SET 0x00007860, //RESET_CONFIG only one link used/Put JESD204B core out of reset 0x00040000, // Clear all DAC alarms 0x00050000, 0x00090001, 0x00640000, 0x00650000, 0x00660000, 0x00670000, 0x00680000, 0x00690000, 0x006A0000, 0x006B0000, 0x006C0000, 0x006D0000, 0x000D8001, //JESD_FIFO set SPI_TXENABLE to 1 0x00090002, 0x00640000, 0x00650000, 0x00660000, 0x00670000, 0x00680000, 0x00690000, 0x006A0000, 0x006B0000, 0x006C0000, 0x006D0000, 0x000D8001 //JESD_FIFO set SPI_TXENABLE to 1 0 本主题由 Harmony技术专家于 2024-12-13 09:46 审核通过
2024-12-13 07:14:33　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 新星之火12138 该类别下有 83 个回答。邀请回答 heks 该类别下有 75 个回答。邀请回答 wang21cj 该类别下有 72 个回答。邀请回答普罗旺斯的薰衣草该类别下有 69 个回答。邀请回答 hgimtk 该类别下有 64 个回答。邀请回答 chm5 该类别下有 62 个回答。邀请回答风动影随该类别下有 55 个回答。邀请回答 lksas 该类别下有 54 个回答。邀请回答 zhhx1985 该类别下有 53 个回答。邀请回答站着幻想该类别下有 52 个回答。邀请回答 hfgsd 该类别下有 51 个回答。邀请回答 zhouxk 该类别下有 50 个回答。邀请回答 kghfh 该类别下有 50 个回答。邀请回答 blueshine 该类别下有 50 个回答。邀请回答 fdhsfagd 该类别下有 50 个回答。邀请回答你又知道了该类别下有 50 个回答。邀请回答青上也该类别下有 50 个回答。邀请回答深海零下一度1 该类别下有 49 个回答。邀请回答 ufydsyfsf 该类别下有 49 个回答。邀请回答 dsdfshf 该类别下有 49 个回答。邀请回答举报李红相关推荐 • 用TAS5731M做2.1的时候，左右通道在初始化完成后会出现两下pop，有什么好办法可以解决呢？ 325 • STM32L011使用KEIL MDK-ARM5仿真ADC1，发现寄存器无法使用，初始值都是0 5196 • AD7190初始化时RDY不拉低的原因？ 517 • ad7190初始化R不成功且读回的寄存器的值不正确是为什么？ 676 • AD9176同步正常但无数据输出是怎么回事？ 2253 • 请问AD7190初始化时RDY不拉低是什么原因？ 3339 • TDC-GP22无法校准，使用0x05 Restart无法发出波形，但0x01 Start却可以 5018 • AD7192读取读GPOCON寄存器时读出数据与写入数据不同 3190 • DAC38J84 config30-config32是配置相关的同步信号，请问这个同步是指什么？ 298 • ad7192进行AD转换时，读出码值与实际电压值不符是怎么回事？ 528 2个回答

答案对人有帮助，有参考价值 0 说明DAC PLL和Serdes PLL都没有锁定，但可以测到CLKOUT脚上有输出，我看是不是该先解决这个问题, 看看 PLL 没有锁定的问题, 时钟信号不稳定, 幅度不够大?

2024-12-13 09:22:45 评论举报毕建录

答案对人有帮助，有参考价值 0 根据您提供的信息，DAC38RF84IAAV是一个高速数字模拟转换器（DAC），用于将数字信号转换为模拟信号。在您的描述中，您提到了两个PLL（相位锁定环）：DAC PLL和Serdes PLL。这两个PLL用于确保信号的稳定性和同步性。 1. 低3位都是1的原因： - 低3位都是1表示DAC PLL和Serdes PLL都没有锁定。这可能是因为PLL的锁定条件没有满足，或者PLL的配置参数不正确。您需要检查PLL的配置参数，确保它们符合DAC38RF84IAAV的数据手册要求。 2. CLKOUT脚上有输出，但ALARM脚上没有输出： - 这可能是因为Serdes PLL的输出频率没有达到预期值，或者ALARM脚的输出被禁用。您需要检查Serdes PLL的配置参数，确保它们正确设置，并且ALARM脚的输出被启用。 3. SYNC信号始终保持高： - SYNC信号在上电时默认是高，初始化完成后会变低。但现在SYNC始终保持高，可能是因为DAC38RF84IAAV没有正确初始化，或者初始化过程中出现了问题。您需要检查初始化过程中的寄存器配置和顺序，确保它们符合数据手册的要求。针对您提供的配置寄存器值，以下是一些建议： 1. 检查0x00FF0000寄存器的配置值是否正确。这个寄存器通常用于控制DAC的全局设置，如时钟源、电源管理等。确保这些设置符合您的应用需求。 2. 检查0x00019A85寄存器的配置值是否正确。这个寄存器通常用于控制IO接口的设置，如输入/输出模式、数据格式等。确保这些设置符合您的应用需求。 3. 确保PLL的配置参数正确。您需要参考DAC38RF84IAAV的数据手册，检查PLL的配置参数，确保它们满足锁定条件。 4. 检查初始化过程中的寄存器配置和顺序。确保它们符合数据手册的要求，并且按照正确的顺序进行配置。 5. 如果问题仍然存在，您可以尝试使用DAC38RF84IAAV的参考设计或示例代码，以确保您的配置和初始化过程是正确的。希望这些建议能帮助您解决问题。如果问题仍然存在，请提供更多详细信息，以便我们能够更好地帮助您。

2024-12-14 15:47:26 评论举报凌晨3点睡