完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
0
|
|
相关推荐
3个回答
|
|
|
您可以附上您的寄存器配置吗？同时可以附上您输入和ADC输出的时钟波形吗？
|
|
|
|
|
|
|
|
|
|
|
|
ADC3663在50M采样率下，DDC设置为Bypass时，输出的时钟FCLK占空比不为50%，可能是由于以下几个原因造成的：
1. 寄存器设置错误：检查ADC3663的寄存器设置，确保所有相关寄存器都已正确配置。特别是与时钟和DDC相关的寄存器，如时钟分频器、DDC抽取率等。 2. 时钟源问题：确保CLK输入时钟和DCLK输入时钟的频率和相位准确无误。如果时钟源存在问题，可能会导致FCLK输出的占空比不正常。 3. 硬件连接问题：检查ADC3663与外部时钟源之间的连接，确保连接正确且无损坏。连接问题可能会导致时钟信号传输不稳定，从而影响FCLK的占空比。 4. 电源问题：检查ADC3663的电源供应是否稳定。不稳定的电源可能会导致时钟信号不稳定，从而影响FCLK的占空比。 5. 软件问题：检查用于控制ADC3663的软件代码，确保代码中没有错误。软件错误可能会导致寄存器设置不正确，从而影响FCLK的占空比。 针对您提到的现象，可以尝试以下步骤进行排查： 1. 重新检查ADC3663的寄存器设置，特别是与时钟和DDC相关的寄存器，确保它们已正确配置。 2. 检查CLK输入时钟和DCLK输入时钟的频率和相位，确保它们准确无误。 3. 检查ADC3663与外部时钟源之间的连接，确保连接正确且无损坏。 4. 检查ADC3663的电源供应，确保电源稳定。 5. 检查用于控制ADC3663的软件代码，确保代码中没有错误。 如果以上步骤都无法解决问题，建议联系ADC3663的制造商或技术支持，以获取更专业的帮助。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
601 浏览 0 评论
1654 浏览 0 评论
2096 浏览 0 评论
为啥BQ7693003DBTR芯片在和BQ769X0盒子通讯时收不到信号？
1542 浏览 0 评论
DSP 28027F 开发板 XDS100v2调试探针诊断日志显示了 Error -150 (SC_ERR_FTDI_FAIL)如何解决
1386 浏览 0 评论
AT32F407在USART2 DMA发送数据时，接包接到了要发送的数据，程序还是处于等待传输完成的标识判断中，为什么？
1794浏览 29评论
2821浏览 23评论
请问下tpa3220实际测试引脚功能和官方资料不符，哪位大佬可以帮忙解答下
1748浏览 20评论
请教下关于TAS5825PEVM评估模块原理图中不太明白的地方，寻求答疑
1667浏览 14评论
两个TMP117传感器一个可以正常读取温度值，一个读取的值一直是0，为什么？
1681浏览 13评论
/9 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
365
评论
淘帖
383
