[问答]

请问ADC12DJ3200 FPGA的接收核没有发送SYNC信号？

问答对人有帮助，内容完整，我也想知道答案 0 ADC12DJ3200, PLL型号为LMK04828 ADC的采样率为5GSPS，采样时钟提供2.5GSPS，sysref为3.90625MHz，模式为脉冲模式，一次发送8个脉冲，连接FPGA的JESD204B接收核的deviece clk为250MHz，每路时钟经过示波器和频谱仪测量无问题，频率与功率达到要求。在配置完成之后，在发送PLL_SYNC信号后，没有测量到204B接收核发送给发送核的SYNC信号，导致204b链路建立无法进行 0 本主题由 Harmony技术专家于 3 小时前审核通过
8 小时前　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 普罗旺斯的薰衣草该类别下有 46 个回答。邀请回答新星之火12138 该类别下有 45 个回答。邀请回答 heks 该类别下有 45 个回答。邀请回答潘涛12345 该类别下有 39 个回答。邀请回答霍威电源该类别下有 36 个回答。邀请回答 fdhsfagd 该类别下有 36 个回答。邀请回答 lksas 该类别下有 36 个回答。邀请回答 chm5 该类别下有 35 个回答。邀请回答 hgimtk 该类别下有 35 个回答。邀请回答 wanglinhua2627 该类别下有 35 个回答。邀请回答 ggfx 该类别下有 35 个回答。邀请回答 HengDu 该类别下有 34 个回答。邀请回答站着幻想该类别下有 34 个回答。邀请回答 wang21cj 该类别下有 33 个回答。邀请回答 huzp_bbs 该类别下有 33 个回答。邀请回答 lifei639156 该类别下有 32 个回答，其中被选为最佳答案 1 次。邀请回答深海零下一度1 该类别下有 32 个回答。邀请回答 kingnet6688 该类别下有 32 个回答。邀请回答 kghfh 该类别下有 32 个回答。邀请回答 Tutut 该类别下有 31 个回答。邀请回答举报北冥有熊相关推荐 • 能否在纯fpga上通过verilog实现SPI控制器去配置adc12dj3200？ 16 • jesd204b ip核支持的线速率 6056 • CC3200 数据无法接收，怎么解决？ 3077 • ad9689配置完成后FPGA内部的SYNC无法拉高怎么解决？ 279 • 使用FPGA实现对AD7768芯片产生的多路AD数据进行采集，是否需要使用START信号和SYNC_OUT和SYNC_IN信号？ 190 • 请问AD9633设计的SYNC引脚怎么控制？ 3906 • 请教AD9144 /9136SYNC~信号周期性拉低和没有模拟输出的问题 5344 • AD9144 /9136SYNC~信号周期性拉低和没有模拟输出的问题如何解决？ 306 • 关于ad9680的时钟等信号输入输出问题 3292 • 请问怎么使用AD9613的SYNC管脚 4503 1个回答

答案对人有帮助，有参考价值 0 您使用的是 ADC12DJ3200EVM 还是自制 PCB？使用什么 JMODE？请问您使用的是 TSW14J57EVM 还是自定义采集方案？

3 小时前评论举报王建国