[问答]

为什么Δ-∑型ADC的前级仅需要简单的RC抗混叠滤波电路?

问答对人有帮助，内容完整，我也想知道答案 0 我想请教下，为什么Δ-∑型ADC的前级仅需要简单的RC抗混叠滤波电路，理论上它和SAR型ADC一样都是开关电容输入结构，应该对于输入端的电压建立时间要求很高，即建立到0.5LSB以内误差的时间应该小于采集时间。但是实际上我看Δ-∑的ADC都没有考虑啊这个建立时间，都只考虑了简单的抗混叠情况，而抗混叠滤波器的带宽比较低，因此建立时间远远大于0.5LSB以内误差的建立时间，我想知道为什么会这样。因为Δ-∑的调制器采样频 0 本主题由 Harmony技术专家于 2024-11-18 15:12 审核通过
2024-11-18 08:19:40　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 新星之火12138 该类别下有 58 个回答。邀请回答 heks 该类别下有 57 个回答。邀请回答普罗旺斯的薰衣草该类别下有 55 个回答。邀请回答 lksas 该类别下有 46 个回答。邀请回答 wang21cj 该类别下有 45 个回答。邀请回答 chm5 该类别下有 45 个回答。邀请回答 hgimtk 该类别下有 44 个回答。邀请回答 fdhsfagd 该类别下有 42 个回答。邀请回答 huzp_bbs 该类别下有 41 个回答。邀请回答 ggfx 该类别下有 41 个回答。邀请回答颜刚YanG 该类别下有 40 个回答。邀请回答 zhhx1985 该类别下有 40 个回答。邀请回答 K_Ming 该类别下有 39 个回答。邀请回答潘涛12345 该类别下有 39 个回答。邀请回答 kghfh 该类别下有 39 个回答。邀请回答 zhouxk 该类别下有 39 个回答。邀请回答 kingnet6688 该类别下有 38 个回答。邀请回答 lifei639156 该类别下有 38 个回答，其中被选为最佳答案 1 次。邀请回答 msvdsufsdf 该类别下有 38 个回答。邀请回答深海零下一度1 该类别下有 38 个回答。邀请回答举报神之小风相关推荐 • 请问如何设计一阶无源抗混叠滤波器 3401 • 请问抗混叠滤波器的使用场合 5419 • 抗混叠滤波器设计的3条指导原则 2117 • 有源抗混叠滤波电路对驱动运放的要求，总结的太棒了 1775 • ADC应用领域中的混叠简介 3494 • ADC3663数字滤波器如何使用呢？ 166 • 数据采样系统、滤波要求以及与混叠之间有什么联系？ 2262 • 12位ADC采样保持器里面的电容量级是多少？ 302 • 讨论一下高速高精度的ADC驱动问题 1153 • 想用AD9467进行射频信号的欠采样处理，如何设计前端的调理电路来保证其抗混叠和阻抗匹配呢？ 297 1个回答

答案对人有帮助，有参考价值 0 Δ-∑型ADC（Delta-Sigma ADC）和SAR型ADC（Successive Approximation Register ADC）虽然都是开关电容输入结构，但它们的工作原理和性能特点有很大的不同。Δ-∑型ADC的前级仅需要简单的RC抗混叠滤波电路的原因主要有以下几点： 1. 过采样技术：Δ-∑型ADC采用过采样技术，即采样频率远高于信号的最高频率分量。这使得ADC可以在较低的采样频率下实现较高的信噪比（SNR）和动态范围（DR）。由于过采样，Δ-∑型ADC对输入信号的建立时间要求相对较低。 2. 噪声整形：Δ-∑型ADC通过噪声整形技术将量化噪声推向更高的频率范围，从而在低频范围内获得较高的信噪比。这意味着Δ-∑型ADC对输入信号的建立时间要求相对较低，因为它主要关注低频信号的质量。 3. 积分器和反馈回路：Δ-∑型ADC内部包含积分器和反馈回路，这些组件可以对输入信号进行积分和滤波处理。这使得Δ-∑型ADC对输入信号的建立时间要求相对较低，因为它可以通过内部处理来补偿输入信号的建立时间。 4. 抗混叠滤波器：虽然Δ-∑型ADC的抗混叠滤波器带宽较低，但其主要目的是防止混叠现象，而不是对输入信号的建立时间进行严格的限制。由于Δ-∑型ADC的过采样技术和噪声整形特性，它对输入信号的建立时间要求相对较低。综上所述，Δ-∑型ADC的前级仅需要简单的RC抗混叠滤波电路，主要是因为其过采样技术、噪声整形特性、积分器和反馈回路以及抗混叠滤波器的设计。这些特性使得Δ-∑型ADC对输入信号的建立时间要求相对较低，从而可以在较低的采样频率下实现较高的信噪比和动态范围。

2024-11-18 18:15:57 评论举报茶缸子