完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
|
|
相关推荐
1个回答
|
|
LMX2594是一款高性能的锁相环(PLL)芯片,广泛应用于频率合成器、时钟恢复等场合。在设计过程中,降低整数边界杂散是非常重要的,因为它会影响系统的性能。整数边界杂散是指在锁相环的锁定过程中,由于相位误差的累积,导致输出频率偏离期望频率的现象。在您的情况下,参考频率为80MHz,鉴相频率为160MHz,杂散为80的整数倍,这确实是整数边界杂散。
降低整数边界杂散的方法有以下几种: 1. 选择合适的参考频率和鉴相频率:在设计锁相环时,应尽量选择接近的参考频率和鉴相频率,以减少整数边界杂散。在您的情况下,可以考虑调整参考频率或鉴相频率,使其更接近。 2. 增加锁相环的带宽:增加锁相环的带宽可以提高锁相环的锁定速度,从而减少整数边界杂散。可以通过调整锁相环的环路滤波器参数来实现。 3. 使用高阶锁相环:高阶锁相环具有更好的相位噪声性能和锁定性能,可以降低整数边界杂散。可以考虑使用更高阶的锁相环芯片,如LMX2594的高阶版本。 4. 优化环路滤波器设计:环路滤波器是锁相环中的关键组件,其设计对锁相环的性能有很大影响。可以通过优化环路滤波器的设计,如调整滤波器的零点和极点位置,来降低整数边界杂散。 计算整数边界杂散高的点和低的点: 1. 计算整数边界杂散高的点:整数边界杂散高的点是指在锁相环的锁定过程中,相位误差累积较大,导致输出频率偏离期望频率较大的点。可以通过计算锁相环的相位误差累积来确定这些点。具体计算方法如下: a. 计算锁相环的锁定时间:锁定时间是指锁相环从失锁状态到锁定状态所需的时间。可以通过锁相环的环路滤波器参数和相位误差累积来计算锁定时间。 b. 计算相位误差累积:相位误差累积是指在锁定时间内,由于相位误差的累积导致的输出频率偏离期望频率的程度。可以通过锁相环的环路滤波器参数和锁定时间来计算相位误差累积。 c. 确定整数边界杂散高的点:根据相位误差累积的大小,可以确定整数边界杂散高的点。相位误差累积较大的点即为整数边界杂散高的点。 2. 计算整数边界杂散低的点:整数边界杂散低的点是指在锁相环的锁定过程中,相位误差累积较小,导致输出频率偏离期望频率较小的点。可以通过计算锁相环的相位误差累积来确定这些点。具体计算方法与计算整数边界杂散高的点相同,只是需要找到相位误差累积较小的点。 通过以上方法,可以降低LMX2594的整数边界杂散,提高锁相环的性能。在实际应用中,可能需要根据具体的设计要求和系统性能来调整锁相环的参数,以达到最佳的性能。 |
|
|
|
只有小组成员才能发言,加入小组>>
NA555DR VCC最低电压需要在5V供电,为什么用3.3V供电搭了个单稳态触发器也使用正常?
666 浏览 3 评论
MSP430F249TPMR出现高温存储后失效了的情况,怎么解决?
597 浏览 1 评论
对于多级放大电路板,在PCB布局中,电源摆放的位置应该注意什么?
1047 浏览 1 评论
730 浏览 0 评论
普中科技F28335开发板每次上电复位后数码管都会显示,如何熄灭它?
519 浏览 1 评论
请问下tpa3220实际测试引脚功能和官方资料不符,哪位大佬可以帮忙解答下
157浏览 20评论
请教下关于TAS5825PEVM评估模块原理图中不太明白的地方,寻求答疑
119浏览 14评论
在使用3254进行录音的时候出现一个奇怪的现象,右声道有吱吱声,请教一下,是否是什么寄存器设置存在问题?
122浏览 13评论
TLV320芯片内部自带数字滤波功能,请问linein进来的模拟信号是否是先经过ADC的超采样?
121浏览 12评论
TPA6304-Q1: TPA6304 两片公用一组I2C的话,其中一片配置不成功怎么办
163浏览 10评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-21 21:07 , Processed in 0.712352 second(s), Total 49, Slave 42 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号