[问答]

如何在保证相位噪声性能的基础上改善整数边界杂散达10dB？

问答对人有帮助，内容完整，我也想知道答案 0 小数分频器整数边界杂散问题的提出小数分频器整数边界杂散的优化设计 0
2021-4-19 08:32:15　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × Dockert 该类别下有 10 个回答。邀请回答 cmh22 该类别下有 10 个回答。邀请回答 wupei1024 该类别下有 9 个回答。邀请回答报纸弟弟麦花该类别下有 9 个回答。邀请回答 nvhwyrwerw 该类别下有 9 个回答。邀请回答 tutu10 该类别下有 9 个回答。邀请回答 milly888 该类别下有 9 个回答。邀请回答 testd012 该类别下有 9 个回答。邀请回答 st94wo 该类别下有 8 个回答。邀请回答 04860860686 该类别下有 8 个回答。邀请回答 vtwterwer 该类别下有 8 个回答。邀请回答 kingnet_52040 该类别下有 8 个回答。邀请回答 wyerwwr 该类别下有 8 个回答。邀请回答 hanyan533 该类别下有 8 个回答。邀请回答 scmywkf 该类别下有 8 个回答。邀请回答 zhuo85 该类别下有 7 个回答。邀请回答宋小辉1 该类别下有 7 个回答。邀请回答 73723fsdfw 该类别下有 7 个回答。邀请回答 asd008 该类别下有 7 个回答。邀请回答 gramsoup 该类别下有 7 个回答。邀请回答举报尤立虔相关推荐 • 如何仿真并消除整数边界杂散？ 1585 • 时序至关重要：具有分数频率合成器的锁相环边界杂散怎么减少 1553 • LMX2594如何降低整数边界杂散？ 67 • 请问ad9361的整数边界杂散指标是多少？ 4818 • pll芯片整数边界杂散 5993 • 请问HMC833整数边界杂散缘由是什么？ 3799 • 选择环路带宽涉及抖动、相位噪声、锁定时间或杂散问题 3791 • LMX2572EVM在测试评估版时，不同频率下整数边界杂散差别很大是为什么？ 134 • 时钟相位噪声中如何生成和使用杂散 1708 • HMC704非整数边界杂散 2963 1个回答

LMX2531 系列产品被广泛应用于无线通讯基站系统，相比较整数分频，采用小数分频可以获得更好的相位噪声性能，但是小数分频会导致杂散问题，特别是整数边界杂散尤为突出。本文介绍一种在尽可能保证相位噪声性能的基础上，改善整数边界杂散达10dB。

1. 小数分频器整数边界杂散问题的提出

相对于整数分频频率合成技术而言，小数分频频率合成技术通过较小的N 分频比进而产生一个较高的鉴相频率。在这其中，delta-sigma 小数分频技术得到最广泛的应用。根据下面的相位噪声公式1.1 得知，较小的分频N可以改善输出信号的相位噪声性能，这也是最近几年小数分频频率合成技术大行其道的魅力所在。

image002.gif

在获得良好的相位噪声性能的基础上，小数分频技术的杂散相对于整数分频技术而言表现的更复杂。TI 公司Dean Banerjee 执笔的应用文档1879《Fractional N Frequency Synthesis》中对杂散的产生原理以及相应的处理对策有着非常详尽的阐述，这里就不再做过多的阐述。对于小数杂散中最为严重的整数边界杂散，文中对此的处理方式是频点规避，这种处理方式增加了射频本振在移动通讯基站中的应用复杂度。本文以业内广泛使用的LMX2531 系列为例，通过LMX25312080EVAL 评估板 ,结合设计仿真软件clock design tool 和寄存器配置软件codeloader4 ，针对整数边界杂散在原有的设计中进行优化设计，最终获得10dB 的改善。

2. 小数分频器整数边界杂散的优化设计

图1 是利用clock design tool 软件设计出来的原始设计，环路带宽为11kHz，相位裕量为42.4 度。图2 是环路滤波器的拓扑结构，表1 是该电路的相位噪声和杂散实测结果

image004.gif

图1 LMX2531LQ2080 原始设计

image006.gif

图2 原始设计

表 1 原始设计性能测试结果

相位噪声性能（RMS 的积分带宽为1kHz 到1MHz）	杂散
@1kHz	@10kHz	@100kHz	@1MHz	RMS	dBc@40kHz
-83.3	-85.8	-112.7	-135.9	0.627 度	-49

当分子为1 或者FDEN-1 的杂散，即整数边界杂散，是所有杂散中最为恶劣的情况，特别是作为GSM 基站的发射本振，LMX2531 的这个杂散或者高次谐波杂散将会通过混频器或者IQ 调制器发射出去，不能满足发射谱模版要求。通过减小环路带宽从而加强对@40kHz 杂散的抑制，但过小的环路带宽会严重影响锁相环的锁定时间。

尝试改变与杂散相关的环路参量，发现减小鉴相频率会明显改善@40kHz 的杂散，在原始设计中不改变其他参量，减小鉴相频率以及相应的小数分母以保证分子为1 时仍输出1966.12MHz 信号。表2 是测试结果。

表2 杂散测试结果

鉴相频率（MHz）	小数分频部分	环路带宽（kHz）	杂散（dBc）
30.72	1/768	11	-49
15.35	1/384	6.5	-55
7.68	1/192	4.1	-59
3.84	1/96	2.8	-61
1.92	1/48	1.9	-63

通过上述测试结果发现，整数边界杂散有了非常明显的改善。图3 是基于3.84MHz鉴相频率的重新设计优化设计，环路带宽为11.5kHz，相位裕量为39 度。

image008.gif

图3 整数边界杂散优化设计1

输出信号1966.12MHz信号的性能测试结果如表3 所示。

表3 优化设计1 的性能结果

相位噪声性能（RMS 的积分带宽为1kHz 到1MHz）	杂散
@1kHz	@10kHz	@100kHz	@1MHz	RMS	dBc@40kHz
-79.4	-82.3	-111.9	-136.4	0.835 度	-58

为了满足10dB的杂散优化目标，再次重新设计图4 所示的参量，环路带宽为8kHz，相位裕量为43 度。

image010.gif

图4 整数边界杂散优化设计2

表4 优化设计2 的性能结果

相位噪声性能（RMS 的积分带宽为1kHz 到1MHz）	杂散
@1kHz	@10kHz	@100kHz	@1MHz	RMS	dBc@40kHz
-81	-81.3	-113.8	-137.5	0.887 度	-59

3. 小结

本文以LMX2531LQ2080E为例，提供了一种优化小数分数中最为恶劣的整数边界杂散，而不是采用频率规避的方法。在付出了0.26 度相位噪声恶化的代价下，获得了高达10dB的整数边界杂散性能改善。当然降低电荷泵电流、减小环路带宽等方法也会适当改善整数边界杂散，但是通过实验验证发现，减小电荷泵电流改善的程度非常有限，而且小的电荷泵电流也会对相噪性能有着较大的影响；过窄的环路带宽会带来较长的环路锁定时间，对锁相环技术的应用有着限制作用。所以如果相位噪声性能要求不是异常苛刻的情况下，可以尝试较小的鉴相频率从而获得不错的杂散性能