[问答]

请问PCM1794A的外部时钟（芯片）如何选型?

问答对人有帮助，内容完整，我也想知道答案 0 如题：请问PCM1794A的外部时钟（芯片）如何选型? 数据表中建议使用 PLL170x的时钟芯片，我阅读后发现似乎不能支持到 192khz, 是这样的么？如果可以用，是否要同步输出 MCLK, BCLK, LRCLK三个时钟信号？网上有比较多的方案是选用 CPLD（或者FPGA） + 双晶振，来达到分频和同步的目的？请问这样是否靠谱？CPLD（或者FPGA）是否要同步输出 MCLK, BCLK, LRCLK三个时钟信号给主控和PCM1794A？ 0 本主题由 Harmony技术专家于 2024-10-17 11:07 审核通过
2024-10-17 07:58:30　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 新星之火12138 该类别下有 49 个回答。邀请回答普罗旺斯的薰衣草该类别下有 49 个回答。邀请回答 heks 该类别下有 47 个回答。邀请回答潘涛12345 该类别下有 39 个回答。邀请回答 fdhsfagd 该类别下有 38 个回答。邀请回答 lksas 该类别下有 37 个回答。邀请回答 wang21cj 该类别下有 36 个回答。邀请回答 chm5 该类别下有 36 个回答。邀请回答霍威电源该类别下有 36 个回答。邀请回答 hgimtk 该类别下有 35 个回答。邀请回答 wanglinhua2627 该类别下有 35 个回答。邀请回答 ggfx 该类别下有 35 个回答。邀请回答站着幻想该类别下有 35 个回答。邀请回答 kingnet6688 该类别下有 35 个回答。邀请回答 HengDu 该类别下有 34 个回答。邀请回答 lifei639156 该类别下有 34 个回答，其中被选为最佳答案 1 次。邀请回答 kghfh 该类别下有 33 个回答。邀请回答 msvdsufsdf 该类别下有 33 个回答。邀请回答 huzp_bbs 该类别下有 33 个回答。邀请回答深海零下一度1 该类别下有 32 个回答。邀请回答举报王燕相关推荐 • PCM1794A I2S 16bit数据不出声音的原因？ 482 • PCM1794A的Icc为37mA，它有三个Vcc管脚，电源芯片需要为其提供的功率是0.037Vcc还是30.037Vcc？ 92 • 用PCM1794a和opa1611做了个解码器，如何减少谐波失真？ 85 • 请问PCM1794如何实现音量控制？ 231* • PCM1794A datasheet的参考电路或EVM板的参考电路可以直接用来做产品吗？ 42 • OPA627AU用在PCM1794后面做I/V转换，并接在运放输出，反相脚的电容取多少比较合适？ 143 • pcm1794在iv转换时，2200pf的电容是什么作用？ 147 • PCM1794 IV转换如何链接才能让基输出一个声道的单端信号？ 177 • PCM3168A外部2.048MHZ晶振（有源）参数要求是什么？ 196 • LT1794空载发热怎么解决？ 258 2个回答

答案对人有帮助，有参考价值 0 PLL170x确实不支持fs=192kHz，最高只到96kHz。MCLK、BCLK、LRCLK三个时钟必须是同源同步输出，即同一个高速时钟分频而来。你可以使用CPLD或FPGA来做。

2024-10-17 10:24:38 评论举报李梓

答案对人有帮助，有参考价值 0 PCM1794A是一款高性能的音频DAC，其外部时钟选型需要考虑时钟频率、相位噪声、抖动等参数。关于您的问题，我将逐一解答： 1. PLL170x时钟芯片是否支持192kHz： PLL170x系列时钟芯片的输出频率范围通常在10MHz至200MHz之间，因此理论上可以支持192kHz的采样率。但是，具体支持情况还需查阅该芯片的数据手册，以确认其是否能满足PCM1794A的要求。 2. 是否需要同步输出MCLK、BCLK、LRCLK三个时钟信号：是的，PCM1794A需要这三个时钟信号。MCLK（主时钟）用于控制DAC的采样率，BCLK（位时钟）用于控制数据的传输速率，LRCLK（左右时钟）用于区分左右声道的数据。这三个时钟信号需要保持同步，以确保音频信号的准确性。 3. 使用CPLD（或FPGA）+双晶振方案是否靠谱：这种方案是可行的。通过CPLD（或FPGA）可以实现时钟信号的分频和同步，同时双晶振可以提供稳定的时钟源。这种方案可以满足PCM1794A的时钟要求，但需要注意时钟信号的相位噪声和抖动等参数。 4. CPLD（或FPGA）是否需要同步输出MCLK、BCLK、LRCLK三个时钟信号给主控和PCM1794A：是的，CPLD（或FPGA）需要同步输出这三个时钟信号。首先，这三个时钟信号需要同步输出给PCM1794A，以确保音频信号的准确性。其次，这三个时钟信号也需要输出给主控，以便主控能够正确地控制音频数据的传输和处理。总之，PCM1794A的外部时钟选型需要考虑多个因素，包括时钟频率、相位噪声、抖动等。PLL170x时钟芯片理论上可以支持192kHz的采样率，但具体支持情况还需查阅数据手册。使用CPLD（或FPGA）+双晶振方案是可行的，但需要注意时钟信号的参数要求。CPLD（或FPGA）需要同步输出MCLK、BCLK、LRCLK三个时钟信号给主控和PCM1794A。

2024-10-18 09:14:18 评论举报陈伟