AURIX TC39外部时钟输入模式会导致信号出现噪音怎么解决？

123 Aurix 评估板

问答对人有帮助，内容完整，我也想知道答案 0 我使用的是安装在 TriBoard TC3x9 评估板上的 AURIX TC39。我试图在外部输入时钟模式下使用微型控制器，获取振幅为 0-5V 的 8MHz 频率信号作为输入时钟。我的目标是通过 SYSPLL 配置实现 300MHz 的系统时钟。为此，我对 SYSPLL 的参数进行了如下配置： N=75 P=1 K2=2 这样，当 f_osc=8MHz 时，我就能获得 SYSPLL 的频率 = 300MHz。为了验证这一配置，我将微型计算机设置为外部时钟模式，这样它就能产生频率为 1MHz 的外部时钟信号，并通过示波器对其进行监控，以实际验证这一频率。在示波器测量过程中，我得到了所需的值，但信号中存在大量噪音，我无法解释其原因。我试着改变输入时钟信号的振幅，噪声的振幅确实明显减小了，但我想了解造成这种情况的原因。附图是在输入时钟信号的不同振幅下进行的采集： -v_clk_in=0-5V -v_clk_in=0-2V 0 本主题由 Harmony技术专家于 2024-6-3 15:37 审核通过
2024-6-3 08:36:17　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × chm5 该类别下有 7 个回答。邀请回答南中南该类别下有 6 个回答。邀请回答 uvysdfydad 该类别下有 6 个回答。邀请回答 denxinan 该类别下有 6 个回答。邀请回答 zhangminmin 该类别下有 6 个回答。邀请回答发烧友推温针该类别下有 6 个回答。邀请回答 hwp0415229 该类别下有 5 个回答。邀请回答 fanB 该类别下有 5 个回答。邀请回答好名字该类别下有 5 个回答。邀请回答 hzp_bbs1 该类别下有 5 个回答。邀请回答 HengDu 该类别下有 5 个回答。邀请回答新星之火12138 该类别下有 5 个回答。邀请回答红粉小Q猪该类别下有 5 个回答。邀请回答 kszdj113 该类别下有 5 个回答。邀请回答剪刀脚该类别下有 5 个回答。邀请回答敷衍作笑谈该类别下有 5 个回答。邀请回答哎呀2015 该类别下有 5 个回答。邀请回答费加罗该类别下有 5 个回答。邀请回答 efwedfd 该类别下有 5 个回答。邀请回答 wuli北该类别下有 4 个回答。邀请回答举报康辅佑相关推荐 • AURIX TC39如何让所有内核都在相同的时钟频率下工作？ 141 • aurix的TC397的上电时序要求是怎样的呢？ 420 • AURIX TC2xx芯片命名规则是什么？ 2681 • PCM4202主时钟和位时钟有时同步偏差导致噪音怎么解决？ 117 • 请问如何重置TLF35584？ 195 • AURIX TC4D7怎么实现使用外部输出引脚来触发外部设备，并以低抖动捕捉输出引脚被触发的准确时间？ 244 • 使用AURIX™ TC387 COOLDIM_PRG_BOARD实现多个并行模拟输入的同步ADC转换，如何配置GTM来触发ADC？ 557 • 请问AURIX KIT_A2G_TC397_5V_TFT开发板如何通过UDE进行仿真调试？ 521 • 关于AURIX TC39使用TOM的三个通道CH0、CH4和CH5产生中断的疑问求解 282 • Aurix TC3x7源代码中评估BMHD的位置在哪里？ 251 1个回答

答案对人有帮助，有参考价值 0 在这种情况下，我们需要采取一些措施来解决外部时钟输入模式下的信号噪声问题。以下是一些建议的解决方案： 1. 检查外部时钟信号源：确保您的外部时钟信号源（8MHz 频率信号）具有足够的稳定性和质量。如果可能的话，尝试使用一个更高质量的信号源或使用一个具有更好性能的时钟发生器。 2. 使用去耦电容：在外部时钟输入引脚附近放置去耦电容，以减少电源噪声对时钟信号的影响。通常，建议在电源和地之间放置一个 0.1μF 的陶瓷电容，以提供高频去耦。 3. 优化 PCB 布局：确保 PCB 布局合理，以减少信号完整性问题。避免在时钟信号路径上产生过多的弯曲和过长的距离。同时，尽量减小时钟信号与其他高速信号之间的距离，以减少串扰。 4. 使用屏蔽和地平面：在 PCB 上使用屏蔽和地平面可以有效地减少电磁干扰（EMI）对时钟信号的影响。确保时钟信号线位于地平面上方，以提供良好的屏蔽效果。 5. 调整 SYSPLL 参数：尝试调整 SYSPLL 的参数，以优化其性能。例如，可以尝试增加 N、P 或 K2 的值，以改善时钟信号的稳定性。 6. 使用时钟缓冲器：在外部时钟输入引脚和 SYSPLL 之间添加一个时钟缓冲器，以减少信号噪声和提高信号完整性。时钟缓冲器可以帮助稳定时钟信号，并减少由于 PCB 布局引起的信号问题。 7. 软件滤波：在软件中实现低通滤波器，以减少时钟信号中的高频噪声。这可以通过在软件中计算时钟信号的移动平均值或使用其他滤波算法来实现。 8. 检查电源：确保您的电源供应稳定且没有噪声。如果可能的话，使用一个高质量的电源模块，并确保电源线路具有良好的滤波性能。 9. 使用示波器探头附件：使用适当的示波器探头附件，如差分探头或电流探头，可以减少测量过程中的噪声。 10. 与供应商联系：如果您尝试了上述所有方法，但问题仍然存在，可以考虑与 AURIX TC39 的供应商联系，以获取更多关于信号噪声问题的帮助和建议。通过采取这些措施，您应该能够减少外部时钟输入模式下的信号噪声，从而提高 AURIX TC39 的性能和稳定性。

2024-6-3 15:56:22 评论举报打马过草原