盘古50Pro 开发板(紫光同创PG2L50H)采用核心板+底板的结构,核心板由 FPGA+2颗DDR3+Flash+ 电源及复位构成,承担FPGA最小系统运行及高速数据处理和存储的功能。FPGA选用紫光同创28nm工艺Logos2系列PG2L50H-6IFBG484。
PG2L50H和DDR3之间数据交互时钟频率最高533MHz,2颗DDR3的数据位宽为32bit,总数据带宽最高34112(1066×32)Mbps,充分满足高速多路数据存储的需求。开发板带有4路HSST高速收发器,每路速度高达6.6Gbps,非常适合用于光纤 通信和PCIe数据通信。
底板扩展了丰富的外围接口, 预留HDMI收发接口用于图像验证及处理;预留光纤接口、10/100/1000M 以太网接口、PCIE接口,方便各类高速通信系统验证,预留40pin的IO扩展连接器,方便用户在开发平台基础上验证模块 电路功能。
|