[问答]

GPIO在Open Drain Pull-up模式下不能输出高电平3.3V吗？

问答对人有帮助，内容完整，我也想知道答案 0 请教：对于STM32F103VCT，GPIO设置为Open Drain 带上拉电阻Pull-up，我的理解是GPIO经内部上拉电阻接到了VDD，GPIO可以输出高电平VDD的。但是，我用万用表测试引脚电平，高电平只输出1.4V左右，低电平输出0v。在PUSH-PULL模式下，万用表可以检测到引脚输出3.3V的高电平。Open Drain模式下，GPIO不能输出VDD=3.3V，原因是什么？我对Pull-up的理解是否正确？恳请明白人给予解答，十分感谢！ 0 本主题由 Harmony技术专家于 2024-3-31 14:57 审核通过
2024-3-29 06:23:34　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × heks 该类别下有 50 个回答。邀请回答 hgimtk 该类别下有 44 个回答。邀请回答新星之火12138 该类别下有 42 个回答。邀请回答 wang21cj 该类别下有 41 个回答。邀请回答 chm5 该类别下有 40 个回答。邀请回答 hjfjsdgfjdsf 该类别下有 37 个回答。邀请回答 werywer 该类别下有 35 个回答。邀请回答 h1654155957.9520 该类别下有 35 个回答。邀请回答 fdjslkjd 该类别下有 35 个回答。邀请回答 uvysdfydad 该类别下有 35 个回答。邀请回答维生素B2 该类别下有 34 个回答。邀请回答凤毛麟角该类别下有 34 个回答。邀请回答 jenny042 该类别下有 34 个回答。邀请回答 dfzvzs 该类别下有 34 个回答。邀请回答刘洋该类别下有 33 个回答。邀请回答 meihuacg 该类别下有 33 个回答。邀请回答 hfgdzc 该类别下有 33 个回答。邀请回答 ggfvxv 该类别下有 33 个回答。邀请回答 h1654155275.6678 该类别下有 32 个回答。邀请回答河南顺之航该类别下有 32 个回答。邀请回答举报万物死相关推荐 • M480 tri-state指的是什么模式？ 240 • M480系列芯片手册中tri-state指的是什么模式？ 286 • 使用3.3v电源设置为高电平时GPIO(PB5) 输出为5V的原因？怎么解决？ 364 • PIC18F47K40可以使用3.3V从机的接口吗？ 1127 • 请问柏树芯片的IOS的标准是什么？ 1126 • 3.3v的模块输出高电平，51识别不出来是高电平的原因？ 336 • AD9224的逻辑输入高电平最低是3.5V吗？ 233 • GPIO 上拉和浮动触发不同的问题 4389 • I2C通信需要被拉到3.3V应该使用什么尺寸的上拉电阻？ 6500 • MCP28013内部上拉电阻输出电压是1.3V 1271 2个回答

答案对人有帮助，有参考价值 0 开漏就没有上下拉了吧

2024-3-31 10:44:05 评论举报段宜敏

答案对人有帮助，有参考价值 0 在Open Drain模式下，GPIO输出高电平时，并不是直接输出到VDD上。而是通过一个外部上拉电阻将引脚的电压拉高。在STM32F103VCT中，当GPIO处于Open Drain模式时，引脚会被拉低，而不会被拉高。所以无法输出高电平为VDD的3.3V。理解上拉电阻的作用是正确的。上拉电阻连接到VDD上，当GPIO引脚处于开漏状态（即Open Drain模式）时，上拉电阻会通过引脚将电压拉高。但是请注意，所提到的高电平1.4V左右可以是由上拉电阻和其他外部因素（如其他连接的电阻或器件）共同引起的结果。最后，如果您需要输出3.3V的高电平，可以使用Push-Pull模式，并使用STM32F103VCT的GPIO引脚驱动电源电压（3.3V）来实现。

2024-3-31 15:06:08 评论举报 h1654155216.9102