FPGA如何以50MHz的时钟读取CYUSB3014的数据？

我参考的是CYPRESS官方例程AN65974。FPGA以100MHz的时钟读取CYUSB3014的数据没问题。但由于后续存储器比较慢，现在想以50MHz的时钟读取CYUSB3014的数据，数据线仍然保持为32位。不知道该如何修改FX3的代码来匹配FPGA的50MHz读取频率。请问各位工程师，我需要在EZ USB Suite中修改哪些代码来？GPIF II配置要不要修改？
EZ USB Suite的部分时钟代码如下，供您参考：
/* setSysClk400 clock configurations */
        clkCfg.setSysClk400 = CyTrue;   /* FX3 device's master clock is set to a frequency > 400 MHz */
        clkCfg.cpuClkDiv = 2;           /* CPU clock divider */
        clkCfg.dmaClkDiv = 2;           /* DMA clock divider */
        clkCfg.mmioClkDiv = 2;          /* MMIO clock divider */
        clkCfg.useStandbyClk = CyFalse; /* device has no 32KHz clock supplied */
        clkCfg.clkSrc = CY_U3P_SYS_CLK; /* Clock source for a peripheral block  */