完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
您好!我使用的是av6150(芯片为xlinx XC6SLX150,与所给案例中的spartan 6芯片相同)+CYUSB3KIT-003,参考AN65974和AN65974FPGA Source filesfx3_slaveFIFO2b_xilinxfpga_slavefifo2b_verilog文件夹中的ISE文件,希望实现USB3.0的回流传输功能。
由于所使用的开发板没有拨码开关,也仅希望FX3工作在loopback模式,因此在提供的ISE工程文件的slaveFIFO2b_fpga_top文件中将mode_p设置为始终工作在loopback状态下,并对UCF文件中对应的引脚进行更滑,最终程序编译通过了,但是出现了4个时序约束问题,实际BULK OUT可以传出数据,但是BULK IN接收数据失败。 请问是否是我所使用的方式有误?所提供的verilog文件是否有更详细的使用说明? 或者说,该如何使用FPGA与FX3实现数据的传输? |
|
相关推荐
1个回答
|
|
|
|
|
|
只有小组成员才能发言,加入小组>>
752个成员聚集在这个小组
加入小组2069 浏览 1 评论
1824 浏览 1 评论
3633 浏览 1 评论
请问可以直接使用来自FX2LP固件的端点向主机FIFO写入数据吗?
1760 浏览 6 评论
1509 浏览 1 评论
CY8C4025LQI在程序中调用函数,通过示波器观察SCL引脚波形,无法将pin0.4(SCL)下拉是什么原因导致?
507浏览 2评论
CYUSB3065焊接到USB3.0 TYPE-B口的焊接触点就无法使用是什么原因导致的?
357浏览 2评论
CX3连接Camera修改分辨率之后,播放器无法播出camera的画面怎么解决?
410浏览 2评论
357浏览 2评论
使用stm32+cyw43438 wifi驱动whd,WHD驱动固件加载失败的原因?
854浏览 2评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-22 07:34 , Processed in 1.027647 second(s), Total 80, Slave 62 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号