[问答]

为什么F7处理器也需要UART DMA缓存维护设置才能让SD正常工作呢？

问答对人有帮助，内容完整，我也想知道答案 0 似乎这是内存问题而不是 D-Cache 问题，D-Cache 选项将其作为副作用修复了！我有一个项目设置如下： STM32F765IIKx 实时操作系统 SDMMC1 上的 SD 卡配置为 SD 4 位宽，启用 DMA 我遵循了这个例子，但是，经过一天的摸索却没有任何效果后，我发现让它工作的唯一方法是禁用 D-Cache。发现此问题后，我记得在“sd_dsikio.c”文件中看到了用于缓存维护的选项。 /* * when using cacheable memory region, it may be needed to maintain the cache * validity. Enable the define below to activate a cache maintenance at each * read and write operation. * Notice: This is applicable only for cortex M7 based platform. / / USER CODE BEGIN enableSDDmaCacheMaintenance / #define ENABLE_SD_DMA_CACHE_MAINTENANCE 1 / USER CODE END enableSDDmaCacheMaintenance / / * Some DMA requires 4-Byte aligned address buffer to correctly read/write data, * in FatFs some accesses aren't thus we need a 4-byte aligned scratch buffer to correctly * transfer data / / USER CODE BEGIN enableScratchBuffer / //#define ENABLE_SCRATCH_BUFFER / USER CODE END enableScratchBuffer / 我决定设置此选项并重新启用 D-Cache，现在可以使用了。那么为什么F7处理器也需要这个缓存维护设置才能让SD正常工作呢？我没有对我的 UART DMA 例程使用任何缓存维护，它们在这个 F7 处理器上工作正常，但是我确实需要在使用 H7 处理器的花药项目上维护 UART DMA 缓存？编辑* 我还需要这个配置开关集！我认为这只是 D-Cache 问题而删除了它，但这也是正确操作所必需的。 /* USER CODE BEGIN enableScratchBuffer / #define ENABLE_SCRATCH_BUFFER / USER CODE END enableScratchBuffer */ #define ENABLE_SCRATCH_BUFFER 0
2022-12-14 07:22:58　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × wang21cj 该类别下有 44 个回答。邀请回答新星之火12138 该类别下有 41 个回答。邀请回答 chm5 该类别下有 39 个回答。邀请回答 hgimtk 该类别下有 33 个回答。邀请回答 HengDu 该类别下有 30 个回答。邀请回答 hwp0415229 该类别下有 28 个回答。邀请回答 jghgfdssas 该类别下有 28 个回答。邀请回答颜刚YanG 该类别下有 26 个回答。邀请回答可口可甜该类别下有 26 个回答。邀请回答 kingnet6688 该类别下有 26 个回答。邀请回答 jenny042 该类别下有 25 个回答。邀请回答 kingnet9999 该类别下有 25 个回答。邀请回答 andyfly7 该类别下有 25 个回答。邀请回答麻酱该类别下有 25 个回答。邀请回答 zyh34997 该类别下有 25 个回答。邀请回答柱子图宁该类别下有 25 个回答。邀请回答云汉007 该类别下有 24 个回答。邀请回答 ggfvxv 该类别下有 24 个回答。邀请回答 heks 该类别下有 24 个回答。邀请回答 iyfhnvbn 该类别下有 24 个回答。邀请回答举报马占云相关推荐 • RK3126处理器是什么？有何作用 3846 • RK3399处理器与AR9201处理器有哪些不同之处呢 2758 • MT7628处理器有哪些特点呢 3147 • 32位处理器的开发与8位处理器的开发有哪些明显的不同？ 2129 • 如何利用ARM9处理器如何设计一种SD卡电路呢？ 2385 • 8086处理器有何功能 2763 • 请问RISC处理器和ARM7处理器的区别在哪 5473 • MSM8940处理器有哪些特点 4012 • 怎样去搭建RK3328处理器的编译环境呢 1526 • RK3188处理器特征是什么？ 1557 1个回答

答案对人有帮助，有参考价值 0 您可以设置一个非缓存内存区域，这是最简单的方法，但会降低 CPU 性能。或按照第 3.2 节缓存维护和数据一致性示例中所述进行缓存维护： "内核和 DMA 之间的数据一致性通过以下方式确保： 1. 使 SRAM1 缓冲区不可缓存 2. 或者使 SRAM1 缓冲区高速缓存启用回写策略，并由软件确保一致性（清除或使 D-Cache 无效） 3. 或者修改MPU属性中的SRAM1区域为共享区域。 4. 或者使 SRAM1 缓冲区高速缓存启用直写策略。” 注意 F7 不推荐直写策略：Errata 2.1.1 Cortex®-M7 data corruption when using data cache configured in write-through

2022-12-14 15:38:00 评论举报王利