完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
一、引言 随着电路设计高速高密的发展趋势,QFN封装已经有0.5mm pitch甚至更小pitch的应用。由小间距QFN封装的器件引入的PCB走线扇出区域的串扰问题也随着传输速率的升高而越来越突出。对于8Gbps及以上的高速应用更应该注意避免此类问题,为高速数字传输链路提供更多裕量。本文针对PCB设计中由小间距QFN封装引入串扰的抑制方法进行了仿真分析,为此类设计提供参考。二、问题分析 在PCB设计中,QFN封装的器件通常使用微带线从TOP或者BOTTOM层扇出。对于小间距的QFN封装,需要在扇出区域注意微带线之间的距离以及并行走线的长度。图一是一个0.5 pitch QFN封装的尺寸标注图。图一 0.5 pitch QFN封装尺寸标注图图二是一个使用0.5mm pitch QFN封装的典型的1.6mm…
|
|
只有小组成员才能发言,加入小组>>
773 浏览 1 评论
2192 浏览 5 评论
2489 浏览 9 评论
移植了freeRTOS到STMf103之后显示没有定义的原因?
2266 浏览 6 评论
2211 浏览 7 评论
使用eim外接fpga可是端口一点反应都没有有没有大哥指点一下啊
355浏览 9评论
364浏览 7评论
请教大神怎样去解决iMX6Q在linux3.0.35内核上做AP失败的问题呢
482浏览 6评论
346浏览 5评论
382浏览 5评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-6-22 18:57 , Processed in 0.653059 second(s), Total 73, Slave 51 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191