完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
一、引言 随着电路设计高速高密的发展趋势，QFN封装已经有0.5mm pitch甚至更小pitch的应用。由小间距QFN封装的器件引入的PCB走线扇出区域的串扰问题也随着传输速率的升高而越来越突出。对于8Gbps及以上的高速应用更应该注意避免此类问题，为高速数字传输链路提供更多裕量。本文针对PCB设计中由小间距QFN封装引入串扰的抑制方法进行了仿真分析，为此类设计提供参考。二、问题分析 在PCB设计中，QFN封装的器件通常使用微带线从TOP或者BOTTOM层扇出。对于小间距的QFN封装，需要在扇出区域注意微带线之间的距离以及并行走线的长度。图一是一个0.5 pitch QFN封装的尺寸标注图。图一 0.5 pitch QFN封装尺寸标注图图二是一个使用0.5mm pitch QFN封装的典型的1.6mm…
0
|
|
|
最近下载过的用户(2)
|
|
只有小组成员才能发言，加入小组>>
1053 浏览 1 评论
1874 浏览 0 评论
1853 浏览 1 评论
3277 浏览 5 评论
3606 浏览 9 评论
1054浏览 1评论
1874浏览 1评论
如何知道嵌入式电子控制单元 （ECU） 中的RAM使用情况？
1383浏览 1评论
1874浏览 0评论
1198浏览 0评论
/9 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
850
淘帖
2004
