[问答]

请问quartus有类似于vivado * ALLOW_COMBINATORIAL_LOOPS = "true"的关键词吗？

9753

问答对人有帮助，内容完整，我也想知道答案 0 我想在在verilog文件中引入环，但是总是被quartus的综合优化掉，请问quartus有类似于vivado * ALLOW_COMBINATORIAL_LOOPS = "true"的关键词吗？ 0
2022-1-7 11:10:24　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 刘英该类别下有 31 个回答。邀请回答 chenbingjy 该类别下有 27 个回答。邀请回答 yoonssica 该类别下有 22 个回答。邀请回答 houxiaoxiao 该类别下有 17 个回答。邀请回答小工兵该类别下有 16 个回答。邀请回答小萃米该类别下有 16 个回答。邀请回答 Elecfans管家该类别下有 15 个回答。邀请回答言尽于此33 该类别下有 14 个回答。邀请回答薄迪该类别下有 14 个回答。邀请回答我爱妖妖该类别下有 14 个回答。邀请回答那些年儿ing 该类别下有 13 个回答。邀请回答平漂流该类别下有 13 个回答。邀请回答 hxing 该类别下有 13 个回答。邀请回答 xiekaboy 该类别下有 12 个回答。邀请回答小麦地该类别下有 12 个回答。邀请回答科比如我该类别下有 12 个回答。邀请回答倪love 该类别下有 12 个回答。邀请回答 1653344032.827400 该类别下有 12 个回答。邀请回答英雄孤寂该类别下有 11 个回答。邀请回答黄月明该类别下有 11 个回答。邀请回答举报 yousin 相关推荐 • 请问如何应用set_property ALLOW_COMBINATORIAL_LOOPS TRUE来传递组合循环？ 10922 • 使用vivado v2016.4运行实现时停留在opt_design 11178 • 生成比特流时收到错误 15548 • REG：由于循环竞争导致的错误 3444 • 如何检查约束是否有效？ 2783 • vivado用(* MARK_DEBUG="true"; )抓信号问题请教 32175* • 请问DSP里如何确定ioport关键词定义的地址对应的引脚？ 5303 • #2023，你的 FPGA 年度关键词是什么? # 522 • Quartus II SignalTap 如何抓取被优化的信号 9251 • 如何在Cortex-M处理器上实现高精度关键词的识别 1863 1个回答

答案对人有帮助，有参考价值 0 本帖最后由卿小小_9e6 于 2022-1-10 16:35 编辑有对应的配置选项（默认勾选，禁止combinatorial_loops的功能）；是否有关键词我不太清楚。 //------注意：参考官方链接可知，在进行设计时不太建议使用组合逻辑的环回功能。 https://www.intel.com/content/www/us/en/programmable/quartushelp/current/index.htm#mapIdTopics/kza1525988416788.htm https://www.intel.com/content/www/us/en/programmable/quartushelp/current/index.htm#da_rules/tmc_20100.htm 复制代码 //------配置截图：最佳答案 altera_combinational_loop_2022.01.10.png (89.55 KB, 下载次数: 1) altera_combinational_loop_2022.01.10.png (89.55 KB, 下载次数: 1)

2022-1-7 11:10:25 2 评论举报卿小小_9e6 2 条评论卿小小_9e6 2022-1-10 16:37 Assignment=》Settings=》Design-Assistant=》挨个查找就行。赞回复举报 yousin 回复卿小小_9e6： 2022-1-12 19:54 感谢帮助，非常有用赞回复举报